4.2 Thiết kế mạch chốt và flip-flops
4.2.1 Bộ chốt CMOS thông thường
Hình 4.112-a cho thấy một bộ chốt rất đơn giản được chế tạo từ một transistor duy nhất. Nó nhỏ gọn và nhanh chóng nhưng có bốn hạn chế. Đầu ra không chuyển từ rail-to-rail (tức là từ GND sang VDD), nó không bao giờ tăng trên VDD - Vt. Đầu ra cũng là đầu ra động, nói cách khác, đầu ra sẽ thả nổi khi chốt điện áp kích không rõ ràng. Nếu nó bị thả nổi đủ lâu, nó có thể bị xáo trộn do rò rỉ. D điều khiển trực tiếp đầu vào khuếch tán của transistor thông transistor, dẫn đến các vấn đề tiềm ẩn về nhiễu và làm cho độ trễ khó tạo mô hình hơn với bộ phân tích thời gian tĩnh. Cuối cùng, nút trạng thái được tiếp xúc, do đó nhiễu trên đầu ra có thể làm hỏng trạng thái. Phần còn lại của các hình minh họa các chốt được cải tiến bằng cách sử dụng nhiều transistor hơn để đạt được hoạt động mạnh mẽ hơn.
Hình 4.12-b sử dụng một cổng truyền dẫn CMOS thay cho transistor thông qua nMOS đơn để cung cấp sự thay đổi đầu ra từ rail-to-rail. Nó yêu cầu một chu kỳ đồng hồ bổ sung ϕ, có thể được cung cấp như một đầu vào bổ sung hoặc được tạo cục bộ từ ϕ thông qua một bộ đảo.
Hình 4.12-c thêm một đảo đầu ra để nút trạng thái X được cách ly khỏi nhiễu trên đầu ra. Tất nhiên, điều này tạo ra một chốt đảo ngược. Hình 4.12-d cũng hoạt động như một chốt đảo ngược với đầu vào được đệm nhưng đầu ra không được đệm. Bộ đảo theo sau bởi một cổng truyền về cơ bản tương đương với một bộ tristate đảo nhưng có nỗ lực logic thấp hơn một chút vì đầu ra được điều khiển bởi cả hai transistor của cổng truyền song song. Hình 4.12-c và 4.12- d đều là chốt động nhanh.
Trong các quy trình hiện đại, rò rỉ dưới ngưỡng đủ lớn để các nút động chỉ giữ được giá trị của chúng trong một thời gian ngắn, đặc biệt là ở nhiệt độ và điện áp cao gặp phải trong quá trình thử nghiệm đốt cháy. Do đó, các chốt thực tế cần được cố định, bổ sung thêm thông tin phản hồi để ngăn đầu ra không bị trôi, như thể hiện trong Hình 4.12-e. Khi xung đồng hồ là 1, cổng truyền đầu vào ON, bộ tristate phản hồi OFF và chốt. Khi xung đồng hồ là 0, cổng truyền đầu vào sẽ OFF. Tuy nhiên, bộ tristate phản hồi ON, giữ X ở mức chính xác. Hình 4.12-f thêm một đảo đầu vào để đầu vào là một cổng transistor chứ không phải là không có bộ đệm. Thật không may, cả hình e và f đều truyền lại cả độ nhạy nhiễu đầu ra. Một xung nhiễu lớn trên đầu ra có thể lan truyền ngược lại qua các cổng phản hồi và làm hỏng nút trạng thái X. Hình 4.12-g là một đảo mạnh mẽ giải quyết tất cả những thiếu sót được đề cập cho đến nay. Chốt là tĩnh, tất cả các nút xoay theo đường rail, nhiễu trạng thái được cách ly với nhiễu đầu ra và đầu vào dẫn động các cổng transistor thay vì khuếch tán. Chốt như vậy được sử dụng rộng rãi trong các ứng dụng cell tiêu chuẩn bao gồm thư viện cell tiêu chuẩn Artisan. Nó được khuyến nghị cho tất cả trừ các thiết kế quan trọng nhất về hiệu suất hoặc diện tích.
Trong các ứng dụng đường dữ liệu bán tùy chỉnh nhiễu đầu vào có thể được kiểm soát tốt hơn, chốt đảo của hình 4.12-h có thể thích hợp hơn vì nó nhanh hơn và nhỏ gọn hơn. Intel sử dụng điều này làm chốt đường dẫn dữ liệu tiêu chuẩn. Hình 4.12-i cho thấy chốt nhiễu, một biến thể của hình 4.12-g giúp giảm tải xung nhịp và tiết kiệm hai transistor bằng cách sử dụng bộ đảo phản hồi yếu thay cho bộ tristate. Điều này đòi hỏi thiết kế mạch cẩn thận để đảm bảo rằng tristate đủ mạnh để chế ngự đảo phản hồi trong tất cả các góc của quy trình. Hình 4.12-j cho thấy một chốt kẹt khác thường được sử dụng trong các tệp thanh ghi và các cell FPGA.
Nhiều bộ chốt như vậy đọc ra trên một dây Dout duy nhất và chỉ có một chốt được kích hoạt tại bất kỳ thời điểm nào với tín hiệu RD của nó. Bộ xử lý Itanium 2 sử dụng chốt được thể hiện trong hình 4.12-k. Trong phản hồi tĩnh, ngăn xếp kéo xuống có xung nhịp, nhưng ngăn xếp kéo lên là một transistor pMOS yếu. Do đó, cổng dẫn động đầu vào phải đủ mạnh để vượt qua phản hồi. Thư viện Itanium 2 cell cũng chứa một chốt tương tự với một bộ đảo đầu vào bổ sung để đệm đầu vào khi cổng trước quá yếu hoặc ở xa. Với bộ đảo đầu vào, chốt có thể được xem như sự giao nhau giữa các thiết kế được thể hiện trong (g) và (i). Một số chốt bổ sung thêm một biến tần để cung cấp cả đầu ra đúng và bổ sung.
Chốt động của hình 4.12-d cũng có thể được vẽ dưới dạng một chốt xung đồng hồ, như trong hình 4.13-a. Hình thức như vậy đôi khi được gọi là CMOS xung nhịp (C2MOS). Hình
thức thông thường sử dụng bộ đảo và cổng truyền tải nhanh hơn một chút vì đầu ra được điều khiển thông qua nMOS và pMOS hoạt động song song. C2MOS nhỏ hơn một chút vì nó loại bỏ hai địa chỉ liên lạc. Hình 4.13-b cho thấy một dạng khác của bộ tristate hoán đổi dữ liệu và đầu cuối xung đồng hồ. Nó tương đương về mặt logic nhưng kém hơn về mặt điện vì chuyển đổi D trong khi điện áp kích chốt không rõ ràng có thể gây ra nhiễu trên nút đầu ra.
Tất cả các chốt được hiển thị cho đến nay đều trong suốt trong khi ϕ ở mức cao. Chúng có thể được chuyển đổi thành chốt thấp hoạt động bằng cách hoán đổi ϕ và ϕ.