5.3 Bộ nhớ chỉ đọc (ROM)
5.3.3 Bộ nhớ nhanh flash
Bộ nhớ nhanh flash được phát minh bởi Fujio Masuoka và các đồng nghiệp tại Toshiba vào năm 1984. Masuoka đặt ra cái tên này vì các khối bộ nhớ bị xóa cùng một lúc “trong nháy mắt”. Đến năm 1988, độ tin cậy lâu dài đã được chứng minh và việc sản xuất số lượng lớn bắt đầu với các bộ phận 256 KB. Trong khi đó, Masuoka đã phát triển kiến trúc NAND giúp cắt giảm 30% diện tích mỗi bit. Bộ nhớ flash đã trở nên cực kỳ phổ biến vì khả năng lưu trữ không linh hoạt và chi phí cho mỗi bit đặc biệt thấp. Ví dụ, thẻ nhớ Flash được sử dụng rộng rãi trong máy ảnh kỹ thuật số để lưu trữ hàng trăm hình ảnh có độ phân giải cao. Flash cũng hữu ích cho dữ liệu cấu hình hoặc chương trình cơ sở vì nó có thể được viết lại để nâng cấp hệ thống tại hiện trường mà không cần mở thùng máy hoặc tháo các bộ phận. Hầu hết thị trường Flash đã trở thành một ngành kinh doanh hàng hóa được thúc đẩy gần như hoàn toàn bởi chi phí, với hiệu suất và độ tin cậy thậm chí là những cân nhắc thứ yếu. Phần này tóm tắt các nguyên tắc hoạt động của Flash.
Hầu hết bộ nhớ Flash độc lập sử dụng kiến trúc NAND để giảm thiểu kích thước và chi phí ô nhớ bit. Bộ nhớ NAND Flash được chia thành các khối, lần lượt được tạo thành từ các trang.
Bộ nhớ được ghi từng trang một và xóa từng khối một. Ví dụ, một bộ nhớ flash NAND thông thường có thể được tạo từ các khối 8 KB (64 Kb), mỗi khối chứa mười sáu trang 512B (4 Kb).
Nhớ lại rằng Flash sử dụng các transistor cổng nổi làm ô nhớ nhớ. Các điện tích trên cổng nổi xác định ngưỡng của transistor và cho biết trạng thái của ô nhớ. Ngưỡng âm biểu thị logic '1' và ngưỡng dương biểu thị logic 0.
Trong NAND Flash, các transistor cổng nổi được kết nối nối tiếp với nhau để tạo thành chuỗi. Hình 126
h 164 Hình 0.138: Xóa và ghi
cho thấy tổ chức của một chuỗi, trang và khối trong một bộ nhớ Flash đơn giản. Mỗi chuỗi bao gồm 16 ô nhớ, một transistor chọn chuỗi và một transistor chọn mặt đất, tất cả được kết nối thành chuỗi và gắn vào bitline. Cổng điều khiển của mỗi ô nhớ được kết nối với một wordline.
Mảng chứa một cột cho mỗi bit trong một trang. Mỗi cột chứa một chuỗi trên mỗi khối. Số lượng ô trong chuỗi xác định số trang trên mỗi khối.
Hình 5.18 cho thấy hoạt động của bộ nhớ Flash sử dụng điện áp đại diện cho thiết kế đa hiệu. Khối bị xóa bằng cách đặt tất cả các cổng điều khiển thành GND và nâng chất nền lên 20V. Điện áp cao qua cổng oxit tạo ra đường hầm FN, khiến các điện tử chạy từ cổng nổi đến chất nền. Vào cuối bước xóa, tất cả các transistor cổng nổi có Vt âm và do đó đại diện cho 1.
Đường hầm là một quá trình chậm, vì vậy việc xóa khối diễn ra theo thứ tự một phần nghìn giây. Các wordline cho các khối khác trên chip được đặt ở cùng điện áp với chất nền để ức chế tẩy xóa.
Một ô nhớ được lập trình (viết) về 0 bằng cách đào các electron lên cổng nổi. Chương trình không thể khôi phục 1 giá trị, vì vậy khối phải được xóa trước khi bất kỳ ô nào được lập trình lại. Toàn bộ trang được lập trình cùng một lúc. Để lập trình một trang, các đường bit được điều khiển với các giá trị dữ liệu: 0V đối với logic 0 và 8V đối với logic 1. Chất nền được giữ ở đất.
Wordline được đặt thành 20V cho trang đang được lập trình và 10V cho các trang khác trong khối. Dòng chọn đất (gsl) để OFF nhưng dòng chọn chuỗi (ssl) cho khối được ON, truyền điện áp trên đường bit đến các kênh của tất cả các transistor đang được lập trình. Do đó, các ô nhớ được lập trình để 0 nhìn thấy 20V trên cổng điều khiển và 0V trên kênh. Sự chênh lệch điện áp cao này tạo ra đường hầm FN đẩy các electron lên cổng nổi, nâng Vt lên một điện áp dương.
Các ô nhớ khác thấy một điện áp nhỏ hơn không đủ để gây ra đường hầm.
Một trang được đọc theo cách tương tự như một ROM NAND thông thường. Các bitline được tính phí trước. ssl và gsl đều được đặt thành 3,3V để kích hoạt khối đã chọn. Wordline thấp hoạt động cho trang đã chọn được đặt thành 0V và wordline cho tất cả các trang khác trong khối được đặt thành 4,5V, cao hơn nhiều so với Vt. Do đó, tất cả các transistor trong ngăn xếp đều ON ngoại trừ có thể một tương ứng với trang đã chọn. Nếu ô nhớ đang được đọc có Vt âm, nó cũng ON và bitlinr phóng điện. Nếu ô nhớ đang được đọc có Vt dương, nó vẫn OFF và bitline không chuyển đổi.
Để đạt được mật độ cao hơn, các ô nhớ Flash đa cấp lưu trữ nhiều hơn một bit trên một transistor bằng cách lập trình ngưỡng thành một trong một số mức. Ngưỡng có thể được cảm nhận bằng cách điều chỉnh điện áp trên dòng chữ đã chọn. Số lượng bit có thể được lưu trữ phụ thuộc vào mức độ chính xác của ngưỡng có thể được lập trình và cảm nhận.
Hai thước đo độ tin cậy cho bộ nhớ Flash là thời gian lưu và độ bền. Thời gian lưu giữ là khoảng thời gian mà một ô Flash sẽ giữ giá trị của nó. Trong điều kiện bình thường, điện tích trên cổng nổi sẽ mất hàng nghìn hoặc hàng triệu năm để rò rỉ. Tuy nhiên, các khuyết tật trong oxit có thể làm tăng rò rỉ đối với một số ô nhớ. Các nhà sản xuất thường chỉ định thời gian lưu giữ là 10 năm. Độ bền là số lần một ô nhớ có thể bị xóa và lập trình lại. Điện áp cao gây căng thẳng cho oxit và cuối cùng có thể làm cho nó bị mòn. Độ bền của 100.000 chu kỳ chương trình xóa là điển hình, nhưng một số ô nhớ Flash đa cấp có độ bền thấp tới 5000 chu kỳ.
Một số xưởng đúc cung cấp tùy chọn Flash nhúng, trong đó các mặt nạ bổ sung và các bước quy trình được sử dụng để tạo các transistor cổng nổi. Flash nhúng thường được sử dụng để lưu trữ mã trong các ứng dụng như vi điều khiển. Các ứng dụng này thường sử dụng NOR Flash thay vì NAND vì chúng cần truy cập nhanh vào các từ riêng lẻ hơn là truy cập chậm vào toàn bộ trang.
Hình 5.19 cho thấy ảnh khuôn mẫu của chip NAND Flash 64 Gb của Toshiba và SanDisk được chế tạo theo quy trình 43 nm với 3 lớp kim loại. Con chip này sử dụng một ô 16 cấp để lưu trữ 4 bit cho mỗi transistor. Bộ nhớ được chia thành hai ô 32 Gb (4 GB) có thể hoạt động độc lập để tăng gấp đôi thông lượng. Mỗi ngăn có 64K cột. Do đó, mỗi trang là 64 Kb (8KB). Mỗi chuỗi chứa 64 transistor nối tiếp. Do đó, mỗi khối chứa (64 transistor/chuỗi) × (4 bit/transistor) = 256 trang, hoặc 2 MB dữ liệu. Mỗi ngăn có 2K khối. Con chip này hoạt động
ở 3,3 V và có băng thông lập trình là 5,6 MB/s. Hình 0.139: 64Gb NAND Flash