Nhớ lại rằng vận tốc trôi của hạt tải điện, và do đó là dòng điện, tỷ lệ với điện trường bên Elat = Vds/L giữa nguồn và cống. Hằng số tỷ lệ được gọi là độ linh động (mobility) của hạt tải điện, à.
Mô hình kênh dài giả định rằng tính di động của sóng mang không phụ thuộc vào các trường được áp dụng. Đây là một giá trị gần đúng tốt cho các trường thấp, nhưng bị phá vỡ khi áp dụng các trường bên hoặc dọc mạnh.
Tương tự như vậy, hãy tưởng tượng rằng bạn đã làm việc cả đêm trong phòng thí nghiệm VLSI và quyết định chạy xuống và băng qua sân để đến xe cà phê. Số giờ bạn thức dậy tương tự như điện trường bên. Thức dậy càng lâu, bạn càng muốn tiếp cận cà phê nhanh hơn: Tốc độ
của bạn tương đương với sự mệt mỏi của bạn với khả năng di chuyển của bạn. Có gió thổi mạnh trong sân, tương tự như điện trường thẳng đứng. Gió này đập bạn vào tường, làm chậm tiến độ của bạn. Theo cách tương tự, một điện áp cao ở cổng của transistor thu hút các hạt tải điện đến rìa của kênh, gây ra va chạm với mặt phân cách oxit làm chậm các hạt tải điện. Đây được gọi là sự suy giảm tính di động. Hơn nữa, sinh viên năm nhất vật lý mới ra khỏi giảng đường. Đôi khi, bạn đánh trả một sinh viên năm nhất bối rối, ngã xuống và phải đứng dậy và bắt đầu chạy lại. Điều này tương tự với các hạt tải điện tán xạ ra khỏi mạng tinh thể silic (về mặt kỹ thuật được gọi là va chạm với phonon quang học). Bạn cố gắng đi càng nhanh, bạn càng thường xuyên va chạm. Vượt qua một mức độ mệt mỏi nhất định, bạn đạt đến tốc độ trung bình tối đa. Theo cách tương tự, các sóng mang tiếp cận với vận tốc tối đa so với khi các trường cao được áp dụng. Hiện tượng này được gọi là bão hòa vận tốc (velocity saturation).
Sự suy giảm tớnh di động cú thể được mụ hỡnh húa bằng cỏch thay thế à bằng một àeff nhỏ hơn là một hàm của Vgs. Một mô hình phổ quát phù hợp với dữ liệu thử nghiệm từ nhiều quy trình một cách hợp lý là:
Ví dụ: Tính toán các khả năng hiệu quả cho các transistor nMOS và pMOS khi chúng được BẬT hoàn toàn. Biết rằng, quy trình CMOS 65 nm với chiều dài kênh được vẽ tối thiểu là 50 nm (λ = 25 nm). Cho W/L = 4/2 λ (tức là 0,1/0,05 μm).
Hình 0.32: Vận tốc sóng mang và điện trường tại 300K
Lời giải: Sử dụng điều kiện Vgs=1V cho trường hợp transistor ON, thay thế Vt = 0,3V và tox= 1,05 nm vào ta tính được: μCeff-n (Vgs=1V) =96 cm2/V, μCeff-p (Vgs=1V) = 36 cm2/V.
Quan hệ giữa vận tốc trôi của sóng mang với điện trường tại 300K được thể hiện thông qua dữ liệu mô phỏng bằng phần mềm mô phỏng mạch SPICE và đo thực nghiệm thể hiện trên Hình 2.10. Tại điện trường thấp, vật tốc tăng tuyến tính với điện trường, độ dốc là μCeff. Tại mức điện trường cao hơn một điện trường tới hạn (critical field) Ec, mức vận tốc đạt bão hòa, vsat, xấp xỉ 107 cm/s với electron và 8106 cm/s với các lỗ trống. Như vậy, chúng ta xác định được quan hệ:
1
eff
c sat
μC E v E
E v
c
c
E E
E E
Điện trường tới hạn do vậy được xác định bởi: eff 2 sat
c
E v
μC
Điện áp tới hạn Vc là điện áp máng-nguồn đạt được là Vc=Ec.L.
Ví dụ, từ các các tham số đã cho ta có thể tính được điện áp tới hạn cho mức ON hoàn toàn cho các nMOS và pMOS là:
7 6
2
2 10 cm/s
5 10 cm 1,04 96cm /V.s
Vc n
V
6
6 2
2 8.10 cm/s
5 10 cm 2, 22 36cm /V.s
Vc n
V.
Quan hệ phương trình dòng Ids trong các chế độ hoạt động lúc này có thể biểu diễn bởi hệ thức:
eff s
0
/ 2
d 1 ox GT ds ds
ds c
ox GT dsat sat
μC W
I C V V V
V L
V
C W V V ν
khi
,
,
,
gs t
ds dsat
ds dsat
V V Cutoff
V V Linear
V V Saturation
Khi Vds=Vdsat ta xác định được:
GT c dsat
GT c
V V V
V V
Dòng bão hòa Idsat lúc này xác định bởi:
2 GT
dsat ox sat
GT c
I WC v V
V V
khi Vds>Vc
Nếu VGT << Vc, hiệu ứng vận tốc bão hòa bị bỏ qua và phương trình cho Idsat ở trên giảm theo quy luật mũ bậc hai. Đây được gọi là “hiệu ứng kênh dài”. Nhưng nếu VGT >> Vc, dòng bão hòa Idsat đạt đến giới hạn cực đại:
dsat ox sat GT
I WC v V khi Vds>Vc
Quan sát rằng dòng máng phụ thuộc bậc hai vào điện áp trong chế độ kênh dài và phụ thuộc tuyến tính khi vận tốc bão hòa hoàn toàn. Đối với điện áp cung cấp vừa phải, transistor hoạt động trong một vùng mà vận tốc không tăng tuyến tính theo trường, cũng như không bị bão hòa hoàn toàn. Mô hình luật số mũ-α cung cấp một phép gần đúng đơn giản để nắm bắt hành vi này với các hệ số điều chỉnh α,β, Pc, Pv theo quan hệ sau:
s
0
ds
d dsat
dsat dsat
I I V V I
khi
,
, ,
gs t
ds dsat
ds dsat
V V Cutoff V V Linear V V Saturation
Ở đây, s 2 GT
α
d at c
I P βV
và Vd ats PVv GTα/2
Hình 0.33: So sánh mô hình luật hệ số mũ α với hành xử được mô phỏng của transistor Hình 2.11 so sánh mô hình luật số mũ-α với các kết quả mô phỏng, sử dụng α = 1,3. Sự phù hợp là kém ở mức Vds thấp, nhưng hiện tại Vds = VDD phù hợp với mô phỏng khá tốt trên
toàn bộ phạm vi Vgs. Tính linh động trường thấp của các lỗ thấp hơn nhiều so với các điện tử, vì vậy các transistor pMOS trải qua độ bão hòa vận tốc thấp hơn nMOS đối với một VDD nhất định. Điều này hiển thị như một giá trị lớn hơn của α cho pMOS hơn nMOS.
Những mô hình này trở nên quá phức tạp để cung cấp nhiều thông tin chi tiết cho việc tính toán bằng tay. Một cách tiếp cận đơn giản hơn là quan sát, trong các transistor bão hòa vận tốc, Ids phát triển tuyến tính thay vì bậc hai với Vgs khi transistor ON mạnh. Khi này, ta có thể xấp xỉ dòng ON bởi hệ thức điều chỉnh là:
*
ds gs t
I k V V
Trong đó Vt*là mức ngưỡng điều chỉnh bằng phương pháp nội suy như thể hiện ở hình 2.12.