3.5.1 Mục đích
Trong một loạt các ứng dụng ngày càng tăng, yêu cầu về hiệu suất là tối thiểu và tuổi thọ pin là điều tối quan trọng. Ví dụ, một máy tạo nhịp tim lý tưởng sẽ kéo dài suốt cuộc đời của bệnh nhân vì phẫu thuật thay pin mang lại rủi ro và chi phí đáng kể. Trong các ứng dụng khác, pin có thể được loại bỏ hoàn toàn nếu hệ thống có thể thu đủ năng lượng từ môi trường. Ví dụ, một cảm biến áp suất lốp có thể lấy năng lượng của nó từ độ rung của lốp đang lăn. Các ứng dụng như vậy đòi hỏi mức tiêu thụ năng lượng thấp nhất có thể.
Điểm năng lượng nhỏ nhất thường xảy ra ở VDD < Vt, được gọi là chế độ dưới ngưỡng. Tất cả các transistor trong mạch đều OFF, nhưng một số transistor OFF hơn những transistor khác.
Rò rỉ dưới ngưỡng tăng theo cấp số nhân với Vgs. Giả sử độ dốc ngưỡng phụ là S=100mV, transistor có Vgs=0,3 về danh nghĩa sẽ rò rỉ dòng điện gấp 1000 lần so với transistor có Vgs=0.
Sự khác biệt này đủ để thực hiện logic, mặc dù chậm. Rò rỉ cổng và rò rỉ đường giao nhau giảm nhanh chóng với VDD, vì vậy chúng không đáng kể so với rò rỉ dưới ngưỡng.
Trong chế độ dưới ngưỡng, độ trễ tăng theo cấp số nhân khi điện áp nguồn giảm. Giảm điện áp cung cấp làm giảm năng lượng chuyển mạch nhưng làm rò rỉ các transistor OFF trong thời gian dài hơn, làm tăng năng lượng rò rỉ. Điểm năng lượng cực tiểu là điểm tổng của năng lượng động và năng lượng rò rỉ là nhỏ nhất. Điểm này thường ở mức cung cấp gần 300–
500mV. Tốt hơn một chút điện áp khi rò rỉ chiếm ưu thế (ví dụ, ở hệ số hoạt động thấp hoặc nhiệt độ cao). Ở điện áp này, logic CMOS tĩnh hoạt động ở tần số kHz hoặc MHz thấp và tiêu thụ năng lượng cho mỗi hoạt động thấp hơn theo thứ tự cường độ so với ở điện áp điển hình.
Mức tiêu thụ điện năng thấp hơn nhiều bậc vì tần số hoạt động quá thấp. Nó có thể hoạt động ở một điện áp và tần số thấp hơn điểm năng lượng tối thiểu để giảm công suất hơn nữa với chi phí tăng năng lượng cho mỗi hoạt động. Tuy nhiên, nếu việc xem xét hệ thống cho phép, công suất trung bình thậm chí còn thấp hơn nếu hệ thống hoạt động ở điểm năng lượng tối thiểu, sau đó tắt nguồn cung cấp cho đến khi yêu cầu hoạt động tiếp theo.
Phần này phác thảo các điểm chính, bao gồm định cỡ transistor, đặc tính truyền DC và lựa chọn cổng. Một trong những ứng dụng đầu tiên của mạch dưới ngưỡng là trong bộ chia tần cho đồng hồ đeo tay. Gần đây hơn, các bộ vi điều khiển thử nghiệm đạt được công suất thấp chỉ ở mức nanowatts trong chế độ hoạt động tích cực và picowat trong chế độ ngủ.
3.5.2 Định kích thước
Định cỡ transistor mang lại lợi ích hiệu suất tuyến tính tốt nhất, trong khi điện áp nguồn cung cấp lợi ích hiệu suất theo cấp số nhân. Theo nguyên tắc chung, năng lượng tối thiểu theo hạn chế hiệu suất do đó đạt được bằng cách sử dụng transistor có chiều rộng tối thiểu và tăng điện áp cung cấp nếu cần từ điểm năng lượng tối thiểu cho đến khi đạt được hiệu suất (giả sử yêu cầu hiệu suất đủ thấp để mạch vẫn ở trong chế độ dưới ngưỡng).
Nếu các biến thể điện áp ngưỡng Vt từ các dao động pha tạp chất ngẫu nhiên là rất cao, các transistor rộng hơn có thể trở nên thuận lợi để giảm sự biến đổi và nguy cơ rò rỉ cao của nó.
Ngoài ra, nếu một đường dẫn qua mạch quan trọng hơn nhiều so với các đường dẫn khác, thì việc tăng kích thước các transistor trong đường dẫn đó để có tốc độ có thể tốt hơn là tăng điện áp cung cấp cho toàn bộ mạch.
Khi sử dụng các transistor có độ rộng tối thiểu, các dây dẫn có khả năng đóng góp phần lớn điện dung chuyển đổi. Để rút ngắn dây, các ô dưới ngưỡng phải càng nhỏ càng tốt; chiều
cao ô nói chung được đặt bằng chiều cao tối thiểu của ô lật. Sơ đồ mặt bằng và vị trí tốt là điều cần thiết.
3.5.3 Lựa chọn cổng
Cổng logic phải có độ dốc lớn hơn -1 trong các đặc tính truyền DC của nó để đạt được hành vi khôi phục và duy trì biên độ nhiễu. Nhiều thập kỷ trước, logic CMOS tĩnh đã được chứng minh là có đặc tính truyền tốt ở điện áp cung cấp thấp tới 100mV. Hình 3.19 cho thấy các đặc điểm điển hình khi điện áp cung cấp thay đổi trong quy trình 65nm sử dụng các transistor có độ rộng tối thiểu. Điểm chuyển mạch bị lệch do ngưỡng pMOS và nMOS không bằng nhau và cổng không được thiết kế cho dòng tăng/giảm bằng nhau, nhưng hoạt động vẫn tốt ở mức 300mV và có thể chịu được ở 200mV.
Thật không may, sự thay đổi quy trình làm giảm các đặc tính chuyển đổi. Trong trường hợp xấu nhất ở các góc (thường là SF hoặc FS), điện áp cung cấp có thể cần phải là 300mV hoặc cao hơn đối với các cổng phức tạp, để đảm bảo hoạt động tốt. Các cổng có nhiều transistor nối tiếp và song song yêu cầu điện áp cung cấp cao hơn để đảm bảo dòng điện ON qua ngăn xếp nối tiếp vượt quá dòng điện OFF qua tất cả các transistor song song. Hơn nữa, hiệu ứng ngăn xếp làm suy giảm dòng điện ON và tốc độ cho các transistor nối tiếp. Do đó, các mạch ngưỡng phụ nên sử dụng các cổng đơn giản (ví dụ: không phức tạp hơn AOI22 hoặc NAND3).
Cấu trúc tĩnh với nhiều transistor song song như bộ ghép kênh rộng không hoạt động tốt ở điện áp thấp vì sự rò rỉ qua transistor OFF có thể vượt quá dòng điện qua transistor ON, đặc
Hình 0.81: Bộ đảo DC chuyển đặc tính ở điện áp thấp
biệt là khi xét đến sự biến đổi. Đây là một cân nhắc quan trọng đối với thiết kế RAM dưới ngưỡng.
Các mạch tỷ lệ không hoạt động tốt ở điện áp thấp vì độ nhạy theo cấp số nhân đối với sự biến thiên gây khó khăn cho việc đảm bảo rằng transistor thích hợp là mạnh hơn. Do đó nên tránh các chốt và thanh ghi có thiết bị phản hồi yếu.
Ngoài ra, các mạch động lực không mạnh mẽ trong hoạt động dưới ngưỡng vì rò rỉ dễ dàng làm nhiễu loạn nút động. Keepers đưa ra một vấn đề về tỷ lệ khó giải quyết trên nhiều biến thể của quy trình.
Các mạch dưới ngưỡng có thể được tổng hợp bằng cách sử dụng các thư viện cell tiêu chuẩn công suất thấp có bán trên thị trường bằng cách loại trừ tất cả các ô quá phức tạp hoặc vượt quá kích thước nhỏ nhất hiện có đó.
Bài tập
Câu 1: Vẽ giản đồ cho cổng OR 12 đầu vào được xây dựng từ các NAND và NOR.
Câu 2: Mạch hoạt động dưới điện áp ngưỡng có ưu điểm gì?
Câu 3: Nêu một số vấn đề thường gặp trong mạch?