Trong khi transistor CMOS cung cấp chức năng kỹ thuật số gần như hoàn chỉnh, việc sử dụng công nghệ CMOS làm tín hiệu hỗn hợp và quá trình RF được lựa chọn đã thúc đẩy việc bổ sung các tùy chọn quy trình đặc biệt để nâng cao hiệu suất của các phần tử mạch cần thiết cho những mục đích này.
2.7.1 Tụ điện
Trong quy trình CMOS thông thường, một tụ điện có thể được xây dựng bằng cách sử dụng cổng và nguồn/máng của transistor MOS, khu vực khuếch tán (tới GND hoặc VDD) hoặc một tụ điện tấm kim loại song song (sử dụng các lớp kim loại xếp chồng lên nhau). Tụ điện MOS có điện dung tốt trên mỗi khu vực nhưng tương đối phi tuyến tính nếu hoạt động trên dải điện áp lớn. Tụ khuếch tán không thể được sử dụng cho tụ điện nổi (không có đầu nối nào được kết nối với đất). Tụ điện bản song song bằng kim loại có điện dung trên một diện tích thấp. Thông thường, mục đích khi sử
dụng tụ điện nổi là có tỷ lệ cao nhất giữa giá trị điện dung mong muốn và điện dung lạc (nối đất bình thường). Tấm kim loại dưới cùng góp phần tạo ra điện dung lạc xuống đất.
Các mạch tương tự thường yêu cầu tụ điện trong khoảng từ 1 đến 10 pF. Phương pháp đầu tiên để làm điều này là thêm một lớp polysilicon thứ hai để có thể cấu tạo một tụ điện poly- insulator-poly (PIP). Một oxit mỏng được đặt giữa hai lớp polysilicon để đạt được điện dung xấp xỉ 1 fF/àm2. Tụ điện phổ biến nhất được sử dụng trong cỏc tiến trỡnh CMOS ngày nay là tụ điện rìa, bao gồm các ngón tay đan xen bằng kim loại, như trong hình 2.31. Nhiều lớp có thể được xếp chồng lên nhau để tăng điện dung trên mỗi khu vực.
2.7.2 Điện trở
Trong các tiến trình không liên kết, điện trở có thể được chế tạo từ bất kỳ lớp nào, với điện trở cuối cùng phụ thuộc vào điện trở suất của lớp đó. Xây dựng điện trở lớn trong một khu vực nhỏ đòi hỏi các lớp có điện trở suất cao, đặc biệt là polysilicon, khuếch tán và n- well. Sự khuếch tán có điện dung ký sinh lớn đối với đất, làm cho nó không thích hợp cho các ứng dụng tần số cao. Cổng polysilicon thường được làm bằng silic để
có điện trở suất thấp. Cách khắc phục điều này là cho phép polysilicon điện trở suất cao không pha tạp. Điều này được chỉ định với khối silicide mask khi yêu cầu điện trở poly có giá trị cao.
Điện trở suất có thể được điều chỉnh đến khoảng 300–1000 Ω/square, tùy thuộc vào mức độ pha tạp. Một vật liệu khác được sử dụng cho điện trở chính xác là nichrome, mặc dù điều này đòi hỏi một bước xử lý đặc biệt.
Cách bố trí điện trở điển hình được thể hiện trong hình 2.32. Bố cục hình học này đôi khi được gọi là cấu trúc uốn khúc. Một số điện trở đơn vị đã được sử dụng để có thể tạo ra nhiều Hình 0.53: Tụ điện rìa
Hình 0.54: Bố cục điện trở
giá trị điện trở phù hợp. Ví dụ: nếu yêu cầu điện trở 20 kΩ và 15 kΩ thì có thể sử dụng giá trị đơn vị là 5 kΩ. Sau đó, ba điện trở (như được hiển thị) sẽ tạo ra một điện trở 15 kΩ. Hai điện trở ở hai đầu được gọi là điện trở giả hay ngón tay. Chúng không thực hiện chức năng mạch, nhưng sao chép các hiệu ứng gần nhau (chẳng hạn như khắc và cấy ghép) mà các điện trở bên trong nhìn thấy trong quá trình xử lý. Điều này giúp đảm bảo rằng tất cả các điện trở đều phù hợp.
Các tùy chọn điện trở khác nhau có hệ số nhiệt độ và điện áp. Sổ tay hướng dẫn thiết kế đúc thường bao gồm các giá trị này.
2.7.3 Cuộn cảm
Mong muốn tích hợp cuộn cảm trên chip đã tăng lên hoàn toàn với sự gia tăng quan tâm đến mạch RF. Cuộn cảm nguyên khối phổ biến nhất là cuộn cảm xoắn ốc, là hình xoắn ốc của kim loại. Một cuộn cảm điển hình được thể hiện trong hình 2.33-a. Vì quá trình này là phẳng, một đường kết nối dưới phải được thực hiện để hoàn thành cuộn cảm. Một mô hình tương đương điển hình được thể hiện trong hình 2.33-b. Ngoài độ tự cảm L cần thiết, có một số thành phần ký sinh. Rs là điện trở nối tiếp của kim loại (và các tiếp điểm) được sử dụng để tạo ra cuộn cảm. Cp là điện dung song song với đất do diện tích của các dây kim loại tạo thành cuộn cảm.
Cs là điện dung shunt của đường hầm. Cuối cùng, Rp là một phần tử của mô hình phát sinh suy hao trong chất nền điện trở.
Thông thường, khi xem xét một cuộn cảm, các tham số mà nhà thiết kế quan tâm là độ tự cảm của nó, Q của cuộn cảm và tần số tự cộng hưởng. Q cao được sử dụng để tạo ra các bộ dao động nhiễu pha thấp, các bộ lọc hẹp và các mạch suy hao thấp nói chung. Giá trị Q cho cuộn cảm phẳng điển hình trên tiến trình số lượng lớn nằm trong khoảng từ 5 đến 10.
Việc giảm Q xảy ra do sự mất mát điện trở trong các dây dẫn được sử dụng để tạo ra cuộn cảm (Rs) và sự mất mát dòng điện xoáy trong chất nền trở kháng silic (Rp).
Trong một nỗ lực để tăng Q, các nhà thiết kế đã sử dụng đến việc loại bỏ chất nền bên dưới cuộn cảm bằng kỹ thuật MEMS. Cách dễ nhất để cải thiện Q của cuộn cảm
nguyên khối là tăng độ dày của kim loại cấp trên. Q cũng Hình 0.55: Cuộn cảm xoắn ốc điển hình và mạch tương
đương
có thể được cải thiện bằng cách sử dụng tấm chắn nối đất bằng polysilicon dưới cuộn cảm để giảm suy hao chất nền.
2.7.4 Đường truyền
Một đường truyền (transmission link) có thể được sử dụng trên chip để cung cấp một dây trở kháng đã biết. Hai loại đường truyền cơ bản thường được sử dụng: ống dẫn microstrips và ống dẫn sóng đồng phẳng.
Một ống dẫn vi mạch, như hình 2.34-a, bao gồm một sợi dây có chiều rộng w và chiều dày t được đặt trên mặt phẳng nối đất và ngăn cách nhau bằng một chất điện môi có chiều cao h và hằng số điện môi k. Trong trường hợp chip, dây có thể là kim loại hóa trị cao và là mặt phẳng nối đất của lớp kim loại hóa trị thấp.
Ống dẫn sóng đồng phẳng không yêu cầu lớp nối đất phụ và được thể hiện trong hình 48-b.
Nó bao gồm một dây có chiều rộng w được đặt cách nhau s ở mỗi bên từ các dây nối đất đồng phẳng.
2.7.5 Transistor lưỡng cực
Cả hai transistor lưỡng cực npn và pnp đều có thể được thêm vào quy trình CMOS, sau đó được gọi là quy trình BiCMOS. Các tiến trình này có xu hướng được sử dụng cho các mạch điện áp cao hoặc tương tự chuyên biệt.
Trong một quá trình n-well thông thường, một transistor pnp thẳng đứng ký sinh có thể được sử dụng cho các mạch như tham chiếu điện áp dải tần. Transistor này
được thể hiện trong hình 2.35 với chất nền p, n-well và vùng phát khuếch tán p. Cả hai mặt cắt quy trình và bố cục đều được hiển thị. Transistor này, kết hợp với một npn ký sinh, là nguyên nhân gây ra hiện tượng chốt.
2.7.6 DRAM nhúng
RAM động (DRAM) sử dụng một transistor duy nhất và một tụ điện để lưu trữ một chút thông tin. Nó dày hơn khoảng năm lần so với RAM tĩnh (SRAM) thường được sử dụng trên chip logic CMOS, vì vậy nó có thể giảm kích thước của một con chip chứa lượng lớn bộ nhớ.
DRAM thường được sản xuất trên các quy trình chuyên biệt tạo ra các transistor logic hiệu suất thấp. DRAM yêu cầu cấu trúc chuyên biệt để xây dựng tụ điện trong một khu vực nhỏ.
Hình 0.56:Ống dẫn sóng microstrip và ống dẫn đồng
phẳng
Hình 0.57:Bóng bán dẫn lưỡng cực pnp dọc
Một cấu trúc phổ biến là rãnh, được khắc sâu vào chất nền. Một số quy trình gần đây đã giới thiệu cấu trúc tụ điện nhỏ gọn để xây dựng DRAM nhúng cùng với logic hiệu suất cao.
2.7.7 Bộ nhớ điện tĩnh
Bộ nhớ điện tĩnh NVM (non-volatile) vẫn giữ nguyên trạng thái của nó khi nguồn điện được ngắt khỏi mạch. Bộ nhớ điện tĩnh đơn giản nhất là một ô ROM được lập trình. Loại NVM này không thể lập trình lại hoặc lập trình được sau khi thiết bị được sản xuất. Bộ nhớ lập trình một lần (OTP) có thể được triển khai bằng cách sử dụng cầu chì được làm bằng một miếng kim loại mỏng mà qua đó cho dòng điện hóa hơi kim loại bằng cách vượt quá mật độ dòng điện trong dây dẫn. Những có thể lập trình lại đầu tiên sử dụng cấu trúc cổng polysilicon xếp chồng lên nhau và được lập trình bằng cách đặt điện áp cao vào thiết bị theo cách khiến đường hầm Fowler-Nordheim lưu trữ điện tích trên một cổng nổi. Toàn bộ bộ nhớ có thể bị xóa bằng cách cho nó tiếp xúc với ánh sáng tia cực tím để loại bỏ bộ nhớ. Những dữ liệu nhớ này phát triển thành những dữ liệu nhớ có thể xóa bằng điện, ngày nay được thể hiện bằng bộ nhớ nhanh flash (flash memory).
Một transistor bộ nhớ Flash điển hình được thể hiện trong hình 2.36. Cấu trúc nguồn và máng có thể khác nhau đáng kể để cho phép hoạt động ở điện áp cao, nhưng cấu trúc cổng kép khá phổ biến. Cấu trúc cổng là một cấu hình xếp chồng lên nhau bắt đầu bằng đường hầm mỏng oxit hoặc nitrua. Cuối cùng, một cổng điều khiển polysilicon được đặt trên đầu cổng oxit. Hoạt động của ô cũng được thể hiện trong hình 2.36. Trong hoạt động bình thường, cổng nổi xác định xem transistor có dẫn điện hay không. Để lập trình ô, nguồn được để nổi và cổng điều khiển được nâng lên khoảng 20V (sử dụng hệ số nhân điện áp trên chip). Điều này làm cho các điện tử chui vào cổng nổi, và do đó lập trình nó. Để khử lập trình một ô, máng và nguồn được để nổi và chất nền (hoặc giếng) được kết nối với 20V. Các electron được lưu trữ trên đường hầm cổng nổi biến mất, để lại cánh cổng ở trạng thái chưa được lập trình.
Hình 0.58: Cấu trúc và vận hành bộ nhớ Flash