Bài giảng Nhập môn mạch số: Chương 5.2 - ĐH Công nghệ Thông tin TP. HCM

Bài giảng Chương 5 - Mạch tổ hợp: Các loại mạch khác cung cấp cho người học các kiến thức: Mạch giải mã (Decoder)/mạch mã hóa (Encoder); mạch dồn kênh (Multiplexer)/mạch chia kênh (Demultiplexer); mạch tạo Parity/mạch kiểm tra Parity; mạch so sánh (Comparator). Mời các bạn cùng tham khảo.

5. Decoder/ Encoder

M ch gi i mã (Decoder) ạ ả

• Nhi u ngõ vào/ nhi u ngõ raề ề

• Ngõ vào (n) thông thường ít h nơ  ngõ ra (m)

Gi i mã nh  phân 2­ra­4 ả ị

Chip 74x139: gi i mã nh  phân 2­to­4 ả ị

• Tính hi u Enable tích c c m c th p và ngõ ra tích  ệ ự ứ ấ

M ch gi i mã hoàn ch nh 74x139 ạ ả ỉ

Chip 74x138:  Gi i mã nh  phân 3­to­ ả ị

8

B ng s  th tả ự ậ

Ký hi uệ

lu n lýậ

M ch lu n lýạ ậ

Ghép m ch gi i mã ạ ả

M ch gi i mã ạ ả

4­to­16

ng d ng c a m ch gi i mã

• M t  ng d ng ph  bi n là gi i mã đ a ch  cho các  ộ ứ ụ ổ ế ả ị ỉ

chip nhớ

Gi i mã BCD ra LED 7 đo n ả ạ

LED 7 đo n (7­segment display) ạ

• LED 7 đo n là cách ph  bi n đ  hi n th  s  th p  ạ ổ ế ể ể ị ố ậ

phân ho c s  th p l c phân ặ ố ậ ụ

– S  d ng LED cho m i đo nử ụ ỗ ạ

Gi i mã BCD ra LED 7 đo n ả ạ

Chuy n s  BCD sang thông tin thích h p đ  hi n th  trên đèn 7 ể ố ợ ể ể ị

đo nạ

M ch mã hoá (Encoder) ạ

• Nhi u ngõ vào/ nhi u ngõ ra ề ề

• Ch c năng ng ứ ượ ạ ớ c l i v i 

output  code ENCODER

Y1

Y0 Y2

Hi n th c m ch  ệ ự ạ mã hóa  8­ra­3

– I0 không  nh h ng đ n ngõ ra ả ưở ế

– Ch  m t ngõ nh p đ ỉ ộ ậ ượ c kích ho t t i  ạ ạ

m t th i đi m ộ ờ ể

• Ứ ng d ng: ụ

– Gi i quy t nh ng yêu c u t   ả ế ữ ầ ừ nhi u  ề

thi t b ế ị, nh ng không ph i là nh ng ư ả ữ

yêu c u đ ng th i ầ ồ ờ

– Trong tr ườ ng h p có nhi u thi t b   ợ ề ế ị

yêu c u cùng lúc thì có th  thi t l p  ầ ể ế ậ

m c đ   u tiên đ  gi i quy t v n đ   ứ ộ ư ể ả ế ấ ề

này.

I1 I2 I3 I4 I5 I6 I0 

I7

Y1

Y0 Y2

C n có đ   u tiên trong h u h t các  ng d ng ầ ộ ư ầ ế ứ ụ

I3 I2 I1

I7 

I0

 Priority Circuit

H6 H5 H4 H3 H2 H1

H7 

H0 IDLE

I6 I5 I4 I3 I2 I1

I7 

I0

A1 A0 A2

IDLE

Priority  encoder

74x148 8­input priority encoder

GS: Got Something/Group Select

EO: Enable Output

74x148 – B ng s  th t ả ự ậ

74x148

28

6. Multiplexer (MUX)/ 

    Demultiplexer (DeMUX)

• M t  ộ MUX truy n m t trong nh ng ngõ vào  ề ộ ữ

c a nó ra ngõ ra d a trên tín hi u Select ủ ự ệ

Ngõ vào SELECT s  xác  ẽ

đ nh ngõ vào nào đ ị ượ c 

truy n ra Z ề

• 4­to­1 Mux xu t ra m t trong b n ngõ vào d a trên  ấ ộ ố ự

giá tr  c a 2 tín hi u select ị ủ ệ

Ký hiệu

Bảng sự thật

Biểu thức đại số

Xây d ng MUX 4­to­1 ự

• T  MUX 2­to­1 ừ

Demultiplexer

• Demultiplexer (DEMUX) l y ngõ vào duy nh t và  ấ ấ

phân ph i nó ra m t ngõ ra.  ố ộ

– Mã ngõ vào SELECT s  xác đ nh ngõ ra nào s  đẽ ị ẽ ược k t ế

1­to­8 demultiplexer

Chú ý: I là ngõ vào DATA

T ng h p các hàm logic t  MUX ổ ợ ừ

MUX 4­to­1

T ng h p các hàm logic t  MUX ổ ợ ừ

• XOR 3 ngõ vào có th  hi n th c b ng 2 MUX 2­to­ ể ệ ự ằ

1

­ V i ớ A là ngõ vào đi u khi nề ể

­ V i ớ C là ngõ vào đi u khi nề ể

Bi u th c Shannon ể ứ

Bi u th c Shannon ể ứ

Bi u th c Shannon ể ứ

Bi u th c Shannon ể ứ

• Ví d  2 ụ :

Ch n  ọ x làm bi n m  r ng ế ở ộ

Bi u th c Shannon ể ứ

• Ví d  3 ụ :

Ch n z làm bi n m  r ng ọ ế ở ộ

7. Parity Generator/ 

Checker

'')'

XOR and XNOR Symbols 

• Các bi u t ể ượ ng t ươ ng đ ươ ng c a c ng XOR ủ ổ

• Các bi u t ể ượ ng t ươ ng đ ươ ng c a c ng XNOR ủ ổ

Qui t c t o c ng XOR/XNOR tắ ạ ổ ương đương: 

L y bù b t kì 2 trong 3 tín hi u (c  input ho c output) c a ấ ấ ệ ả ặ ủ

c ng XOR/XNOR ban đ u.ổ ầ

ng d ng c a XOR: M ch Parity

• M ch Parity ch n (EVEN)ạ ẵ : t ng s  bit 1 trong chu i bit (k  c  bit ổ ố ỗ ể ảparity) là s  ch n.ố ẵ

– Parity bit = 1, n u s  bit 1 trong chu i bit (không k  parity) là s  l ế ố ỗ ể ố ẻ

– Parity bit = 0, n u s  s  1 trong chu i bit (không k  parity) là s  ch n ế ố ố ỗ ể ố ẵ

• M ch Parity l  (ODD)ạ ẻ : t ng s  bit 1 trong chu i bit (k  c  bit ổ ố ỗ ể ả

ODD EVEN

ng d ng c a XOR: M ch Parity

Source: http://en.wikipedia.org/wiki/Parity_bit

B  t o và ki m tra Parity  ộ ạ ể (Parity generator and checker)

• C ng XOR và XNOR r t h u d ng trong các m ch  ổ ấ ữ ụ ạ

v i m c đích  ớ ụ t o ạ  (b  phát) và  ộ ki m tra  ể (b  nh n)  ộ ậ

parity bit

ng d ng c ng XOR: ki m tra 

Parity

8. Comparator

M ch so sánh 4 bit ạ

lt

• Chý ý: 3 ngõ vào  l, e và   g  đ ượ ử ụ c s  d ng khi ghép n i đ  t o  ố ể ạ

m ch so sánh v i s  bit nhi u h n ạ ớ ố ề ơ

gt eq lt Final results of

comparison

– N u 4 MSB c a 2 s  b ng nhau, k t qu  c a phép so ế ủ ố ằ ế ả ủ

sánh s  ch  cho k t qu  so sánh   v  trí các bit th p h nẽ ờ ế ả ở ị ấ ơ

• Thi t k  m ch tìm s  l n nh t, s  nh  nh t trong 4  ế ế ạ ố ớ ấ ố ỏ ấ

s  4­bit s  d ng m ch so sánh và MUXs ố ử ụ ạ

Any question?