Chương này cung cấp cho người học những kiến thức cơ bản về thiết kế mạch logic sử dụng Mux. Chương này cũng trình bày về mạch tạo Parity, mạch kiểm tra Parity, mạch so sánh. Mời các bạn cùng tham khảo để biết thêm nội dung chi tiết.
Trang 1CHƯƠNG 5: MẠCH TỔ HỢP –
CÁC MẠCH KHÁC
NHẬP MÔN MẠCH SỐ
Trang 211/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 2
Mạch giải mã (Decoder)/ Mạch mã hoá (Encoder)
Mạch dồn kênh (Multiplexer)/ Mạch chia kênh
(Demultiplexer)
Mạch tạo Parity/ Mạch kiểm tra Parity
Mạch so sánh (Comparator)
Nội dung
Trang 3Thiết kế các mạch logic sử dụng MUX
- Sử dụng MUX để chọn một giá trị (hằng số) từ 1 LUT
Ví dụ: Thiết kế mạch XOR sử dụng MUX
Trang 4 Giải pháp ở slide trước không hiệu quả vì phải sử dụng
MUX 4-to-1
Nhận xét:
11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 4
Thiết kế các mạch logic sử dụng MUX
Trang 5 Ví dụ: Hiện thực mạch với bảng sự thật sau bằng một
Trang 6 XOR 3 ngõ vào có thể hiện thực bằng 2 MUX 2-to-1
11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 6
Thiết kế các mạch logic sử dụng MUX
Trang 7 Ví dụ: Hiện thực mạch với bảng sự thật sau bằng một
- Với A là ngõ vào điều khiển
- Với C là ngõ vào điều khiển
Thiết kế các mạch logic sử dụng MUX
Trang 8Thiết kế các mạch logic sử dụng MUX
Trang 1011/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 10
Thiết kế các mạch logic sử dụng MUX
Biểu thức Shannon
Trang 11 Ví dụ 2:
Chọn x làm biến mở rộng
Thiết kế các mạch logic sử dụng MUX
Biểu thức Shannon
Trang 12 Ví dụ 3:
Chọn z làm biến mở rộng
11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 12
Thiết kế các mạch logic sử dụng MUX
Biểu thức Shannon
Trang 13 Bài tập 1:
Dùng MUX 4-to-1 và các cổng luận lý cần thiết để hiện thực hàm sau:
F (a, b, c, d) = SOP (1, 3, 5, 6, 8, 11, 15)
Yêu cầu: c và d là các ngõ vào điều khiển của MUX 4-ra-1
Thiết kế các mạch logic sử dụng MUX
Biểu thức Shannon
Trang 14 Bài tập 2:
Dùng MUX 4-to-1 và các cổng luận lý cần thiết để hiện thực hàm sau:
F (a, b, c, d) = SOP (1, 3, 5, 6, 8, 11, 15)
Yêu cầu: b và c là các ngõ vào điều khiển của MUX 4-to-1
11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 14
Thiết kế các mạch logic sử dụng MUX
Biểu thức Shannon
Trang 15 Mạch giải mã (Decoder)/ Mạch mã hoá (Encoder)
Mạch dồn kênh (Multiplexer)/ Mạch chia kênh
(Demultiplexer)
Thiết kế mạch logic sử dụng Mux
Mạch so sánh (Comparator)
Nội dung
Trang 16Mạch tạo/kiểm tra Parity bit
sai tại đầu thu
Trang 17Mạch tạo/kiểm tra Parity bit
Bit chẵn (Even parity bit - Be): Be = 1 khi tổng số bit 1 trong chuỗi bit (kể cả Be) là số chẵn.
Bit lẻ (Odd parity bit - Bo): Bo = 1 khi tổng số bit 1 trong
chuỗi bit (kể cả Bo) là số lẻ
Trang 1811/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 18
Nhắc lại: Cổng logic XOR, XNOR
Trang 19Mạch tạo Parity bit
Trang 20Mạch kiểm tra Even Parity bit
Trang 21 Bảng sự thật:
Mạch kiểm tra Odd Parity bit
Transmission failed
Trang 2211/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 22
Mạch giải mã (Decoder)/ Mạch mã hoá (Encoder)
Mạch dồn kênh (Multiplexer)/ Mạch chia kênh
(Demultiplexer)
Thiết kế mạch logic sử dụng Mux
Mạch tạo Parity/ Mạch kiểm tra Parity
Nội dung
Trang 23Mạch so sánh (Comperator)
Xuất ra 1 nếu chúng bằng nhau
Xuất ra 0 nếu chúng khác nhau
• Dựa trên cổng XOR, trả về 0 nếu ngõ vào giống nhau
và 1 nếu chúng khác nhau
• Dựa trên cổng XNOR, trả về 1 nếu ngõ vào giống
nhau và 0 nếu chúng khác nhau
Trang 27Mạch so sánh 4 bit
lt
Trang 2811/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 28
Trang 29Ví dụ
4-bit sử dụng mạch so sánh và MUXs
Trang 303011/2/2017 Copyrights 2016 UIT-CE All Rights Reserved.
Tóm tắt nội dung chương học
dung chính sau:
Một số giải pháp thiết kế mạch số sử dụng mạch chọn kênh,
mạch giải mã
Chức năng, ứng dụng và thiết kế của mạch có độ ưu tiên
Chức năng, ứng dụng và thiết kế của mạch tạo và kiểm tra
Trang 31Any question?