Bài giảng Nhập môn mạch số: Chương 6.2 - ĐH Công nghệ Thông tin TP. HCM

Bài giảng Chương 6 - Mạch tuần tự: Bộ đếm cung cấp cho người học các kiến thức: Bộ đếm bất đồng bộ (Asynchronous counters), bộ đếm đồng bộ (Synchronous counters), thanh ghi (Register). Mời các bạn cùng tham khảo.

CH ƯƠ NG 6 – PH N 2 Ầ

M ch tu n t :  B  đ m ạ ầ ự ộ ế

 (Sequential circuit:  Counters)

B  đ m b t đ ng b   ộ ế ấ ồ ộ

(Asynchronous counters)

B  đ m b t đ ng b ộ ế ấ ồ ộ

Xem xét ho t đ ng c a b  đ m 4­bit bên dạ ộ ủ ộ ế ưới

– Clock ch  đ ỉ ượ c k t n i đ n chân CLK c a  ế ố ế ủ FF A

– J và K c a t t c  FF đ u b ng 1 ủ ấ ả ề ằ

– Ngõ ra Q c a FF A k t n i v i chân CLK c a FF  ủ ế ố ớ ủ

B, ti p t c k t n i nh  v y v i FF C, D ế ụ ế ố ư ậ ớ

– Ngõ ra c a các FF  ủ D, C, B và A t o thành b  đ m  ạ ộ ế

4­bit binary v i D có tr ng s  cao nh t (MSB) ớ ọ ố ấ

B ng s  th t FF­ ả ự ậ J_K

Note: * t t c  ngõ vào J và K c a các FF đ c đ a vào m c  ấ ả ủ ượ ư ứ

Sau c nh xu ng c a  ạ ố ủ xung 

• Các FFs không thay đ i tr ng thái đ ng b  v i xung Clock ổ ạ ồ ộ ớ

Trong ví d    slide tr ụ ở ướ c, 

    Ch  FF A m i thay đ i t i c nh xu ng c a xung Clock ,  ỉ ớ ổ ạ ạ ố ủ

     FF B ph i đ i FF A thay đ i tr ng thái tr ả ợ ổ ạ ướ c khi nó có th  l t, ể ậ

     FF C ph i đ i FF B thay đ i, t ả ợ ổ ươ ng t  v i FF D ph i đ i FF C  ự ớ ả ợ

 Có trì hoãn (delay) gi a các FF liên ti p nhauữ ế

• Ch  FF có tr ng s  th p nh t m i k t n i v i xung Clockỉ ọ ố ấ ấ ớ ế ố ớ

• B  đ m trên còn độ ế ược g i là ọ b  đ m tích lũy trì hoãn  ộ ế

(ripple counter) 

B  đ m b t đ ng b ộ ế ấ ồ ộ

• Gi  s  b  đ m   Slide trả ử ộ ế ở ước b t đ u   tr ng thái ắ ầ ở ạ

DCBA = 0000, sau đó xung Clock đ c đ a vàoượ ư

• Sau m t kho ng th i gian, ta ng t xung Clock v i m ch và ộ ả ờ ắ ớ ạ

đ c đọ ược giá tr  c a b  đ m ị ủ ộ ế DCBA = 0011

• H i bao nhiêu xung Clock đã đỏ ược đ a vào b  đ m?ư ộ ế

Duty cycle c a m t tín hi u (xung) ủ ộ ệ

Duty cycle c a m t xung là t  l  ph n trăm c a th i gian  ủ ộ ỉ ệ ầ ủ ờ

xung tích c c v i chu kì c a xung ự ớ ủ

Ví dụ: giá tr  duty cycle (m c 1) c a xungị ứ ủ

H  s  c a b  đ m (MOD number) ệ ố ủ ộ ế

• H  s  c a b  đ m  ệ ố ủ ộ ế là s  tr ng thái khác nhau  ố ạ c a  ủ

b  đ m tr ộ ế ướ c khi b  đ m l p l i chu trình đ m ộ ế ặ ạ ế

Thêm vào Flip­flop s  tăng h  s  c a b  ẽ ệ ố ủ ộ

• Chia t n s  ầ ố – m i FF s  có t n s  ngõ ra b ng ỗ ẽ ầ ố ằ ½ t n s  c a ầ ố ủxung đ a vào chân Clock c a FF đóư ủ

Gi  s  t n s  c a xung Clock đ a vào b  đ m trong ví d  1 là 16 kHz  ả ử ầ ố ủ ư ộ ế ụ

  T n s  c a ngõ ra FF A, B, C, D l n l ầ ố ủ ầ ượ t là 8, 4, 2, 1 kHz

T n s  c a FF có tr ng s  l n nh t s  b ng ầ ố ủ ọ ố ớ ấ ẽ ằ

t n s  xung Clock chia cho h  s  c a b  đ mầ ố ệ ố ủ ộ ế

Câu h i th o lu n ỏ ả ậ

1. Đúng hay sai? Trong m t b  đ m b t đ ng b , t t c  các ộ ộ ế ấ ồ ộ ấ ả

FF thay đ i tr ng thái t i cùng m t th i đi mổ ạ ạ ộ ờ ể

2. Gi  s  b  đ m trong ví d  1 đang có giá tr  DCBA = 0101. ả ử ộ ế ụ ị

Giá tr  b  đ m s  b ng bao nhiêu sau 27 xung clock ti p ị ộ ế ẽ ằ ế

theo?

3. H  s  b  đ m trong ví d  1 b ng bao nhiêu n u 3 FF đệ ố ộ ế ụ ằ ế ược 

thêm vào b  đ m?ộ ế

• B  đ m b t đ ng b  thông th ộ ế ấ ồ ộ ườ ng gi i h n h  s  b  đ m  ớ ạ ệ ố ộ ế

b ng  ằ 2N (H  s  đ m l n nh t v i ệ ố ế ớ ấ ớ N flip­flop đượ ử ục s  d ng)

• Xét b  đ m v i m ch cho bên d ộ ế ớ ạ ướ i

B  đ m có  ộ ế H  s  b  đ m < 2 ệ ố ộ ế N

MOD­6 counter?

T t c  ngõ vào  ấ ả

J, K b ng 1 ằ

B  đ m MOD­6 đ ộ ế ượ ạ ừ ộ ế c t o t  b  đ m MOD­8 

b ng cách  ằ clear b  đ m ộ ế khi tr ng thái ạ 110 xu t  ấ

hi n ệ

B  đ m có  ộ ế H  s  b  đ m < 2 ệ ố ộ ế N  

(tt)

Gi n đ  chuy n tr ng thái c a b  đ m MOD­6 ả ồ ể ạ ủ ộ ế

7-4 Counters with MOD Number <2N

­ M i vòng tròn nét li n ỗ ề ch  m t tr ng ỉ ộ ạ thái th c s   c a b  đ m ự ự ủ ộ ế

­ M i vòng tròn nét đ t ỗ ứ ch  m t tr ng ỉ ộ ạ thái t m c a b  đ m ạ ủ ộ ế

­ Mũi tên nét li n ề ch  s  chuy n tr ng ỉ ự ể ạ thái gi a 2 tr ng thái th c ữ ạ ự

­ Ngõ vào J,K c a các FF đ ủ ượ c n i m c  ố ứ 1

­ LED sáng khi ngõ ra FF m c cao ứ

B  đ m có  ộ ế H  s  b  đ m < 2 ệ ố ộ ế N  

(tt)

1

Thi t k  b  đ m b t đông b  MOD­ ế ế ộ ế ấ ộ

X

Ví d : ụ Thi t k  b  ế ế ộ đ m lên b t đ ng b ế ấ ồ ộ  MOD­5 dùng FF­T có 

xung clock kích c nh xu ng ạ ố , ngõ vào Preset và Clear tích 

c c cao ự  Bi t r ng ế ằ tr ng thái ban đ u c a b  đ m là  ạ ầ ủ ộ ế 5.

Bước 1: Tìm s  flip­flop c n dùng nh  nh t th a yêu c u bài toán ố ầ ỏ ấ ỏ ầ

(2N >= X)

      Ta có: 23 >= 5 (MOD­5)    S  d ng ử ụ 3 FF

Ví d : ụ Thi t k  ế ế b  đ m lên b t đ ng b   ộ ế ấ ồ ộ MOD­5 dùng FF­T có xung 

clock kích c nh xu ng ạ ố , ngõ vào Preset và Clear tích c c cao ự . Bi t  ế

r ng  ằ tr ng thái ban đ u c a b  đ m là  ạ ầ ủ ộ ế 5.

Bước 2: V  l u đ  chuy n tr ng thái c a b  đ mẽ ư ồ ể ạ ủ ộ ế

- Tr ng thái Reset c a b  đ m: ạ ủ ộ ế

 Q2Q1Q0 = 010

- Tr ng thái không có trong chu  ạ trình đ m  ế Q2Q1Q0 = 011,  100

Thi t k  b  đ m b t đông b  MOD­X  ế ế ộ ế ấ ộ

(tt)

Ví d : ụ Thi t k  b  đ m lên b t đ ng b  ế ế ộ ế ấ ồ ộ MOD­5 dùng FF­T có xung 

clock kích c nh xu ng ạ ố , ngõ vào Preset và Clear tích c c cao ự . Bi t  ế

r ng  ằ tr ng thái ban đ u c a b  đ m là  ạ ầ ủ ộ ế 5.

Bước 3: Thi t k  m ch Reset c a b  đ mế ế ạ ủ ộ ế

Ø Tr ườ ng h p 1 ợ :  2N  =  X   M ch không b  Reset  ạ ị   b  qua b ỏ ướ c  3

Ø Tr ườ ng h p 2 ợ :  2N >= X 

§ N u s  FF s  d ng ế ố ử ụ t  6 tr  lên ừ ở :

• S  d ng c ng AND/NAND n u PR và CLR tích c c cao/th p ử ụ ổ ế ự ấ

• K t n i các giá tr  ngõ ra t ế ố ị ươ ng  ng c a các FF t i tr ng thái Reset  ứ ủ ạ ạ

c a b  đ m v i ngõ vào c a c ng AND/NAND   trên ủ ộ ế ớ ủ ổ ở

• K t n i ngõ ra c ng AND/NAND t i chân PR và CLR thích h p  ế ố ổ ớ ợ

t i các FF ạ

N u s  FF s  d ng  ế ố ử ụ nh  h n  ỏ ơ 6:

Thi t k  b  đ m b t đông b  MOD­X  ế ế ộ ế ấ ộ

(tt)

Mạch Reset của bộ đếm

Bước 3: Thi t k  m ch Reset c a b  đ m (tt)ế ế ạ ủ ộ ế

- Tùy thu c vào chân  ộ PR và CLR c a FF s   ủ ử

d ng tích c c  ụ ự cao hay th p ấ , ta s  đi n giá ẽ ề

tr  ị1 hay 0 tươ ng  ng t i tr ng thái Reset ứ ạ ạ

- Nh ng tr ng thái không có trong chu trình  ữ ạ

đ m, đ  giá tr   ế ể ị x (tùy đ nh)ị

Thi t k  b  đ m b t đông b  MOD­X  ế ế ộ ế ấ ộ

(tt)

Ví d : ụ Thi t k  b  đ m lên b t đ ng b  ế ế ộ ế ấ ồ ộ MOD­5 dùng FF­T có xung clock kích 

c nh xu ng ạ ố , ngõ vào Preset và Clear tích c c cao ự . Bi t r ng  ế ằ tr ng thái  ạ ban đ u c a b  đ m là  ầ ủ ộ ế 5.

Bước 4: V  m ch c n thi t kẽ ạ ầ ế ế

( L u ýư : ­ FF kích c nh lên/xu ng; m ch đ m lên/xu ng  ạ ố ạ ế ố

­ Pr và Clr tích c c cao/th p ự ấ

­ Tr ng thái Reset và tr ng thái c a b  đ m sau khi m ch đ ạ ạ ủ ộ ế ạ ượ c Reset)

Thi t k  b  đ m b t đông b  MOD­X  ế ế ộ ế ấ ộ

(tt)

Ví d : ụ Thi t k  b  đ m lên b t đ ng b  ế ế ộ ế ấ ồ ộ MOD­5 dùng FF­T có xung clock kích 

c nh xu ng ạ ố , ngõ vào Preset và Clear tích c c cao ự . Bi t r ng  ế ằ tr ng thái  ạ ban đ u c a b  đ m là  ầ ủ ộ ế 5.

Bước 5: V  l u đ  tr ng thái đ y đ  c a b  đ m ẽ ư ồ ạ ầ ủ ủ ộ ế

Ví d  5 ụ

Thi t k  b  đ m MOD­60 trong ví d  3ế ế ộ ế ụ

• B  đ m tích lũy trì hoãn có thi t k  đ n gi n. Tuy nhiên,  ộ ế ế ế ơ ả

h n ch  c a b  đ m là delay c a FF tr ạ ế ủ ộ ế ủ ướ c đ ượ c tích lũy 

Tpd: delay c a m t FFủ ộ

  T n s  t i đa c a m ch: ầ ố ố ủ ạ   Fmax=1/(N x tpd)

(tt)

• T=1000ns

• tpd=50ns

        T     3 x tpd

Tr ng thái CBA = 100  ạ không xu t hi n ấ ệ

• B  đ m b t đ ng b  s  không h u ích khi ho t đ ng   t n ộ ế ấ ồ ộ ẽ ữ ạ ộ ở ầ

s  cao, đ c bi t khi b  đ m s  d ng nhi u flip­flop.ố ặ ệ ộ ế ử ụ ề

• Tuy nhiên, vì tính đ n gi n trong thi t k , b  đ m b t đ ng ơ ả ế ế ộ ế ấ ồ

b  v n độ ẫ ượ ử ục s  d ng trong các m ch không đòi h i t n s  ạ ỏ ầ ố

cao

(tt)

B  đ m đ ng b ộ ế ồ ộ

(Synchronous counters)

B  đ m đ ng b ộ ế ồ ộ

(Synchronous Counters)

• B  đ m đ ng b  ộ ế ồ ộ hay b  đ m song song ộ ế là b  đ m trong đó các FF  ộ ế

đ ượ c kích đ ng th i b i m t xung Clock ồ ờ ở ộ

Tín hi u Clock đ ệ ượ c k t n i t i ngõ vào CLK c a t t c  các FF trong  ế ố ớ ủ ấ ả

m ch  ạ   Delay c a m ch s  b ng v i delay c a m i FF ủ ạ ẽ ằ ớ ủ ỗ

• Khác v i b  đ m b t đ ng b ,  ớ ộ ế ấ ồ ộ b  đ m đ ng b  ộ ế ồ ộ có th  để ượ c thi t k   ế ế

đ  t o ra  ể ạ chu i đ m b t kì  ỗ ế ấ theo mong mu n c a ng ố ủ ườ i thi t k ế ế

B  đ m đ ng b  th ộ ế ồ ộ ườ ng s  d ng  ử ụ

Phân tích b  đ m đ ng b ộ ế ồ ộ

(Analyze Synchronous Counters)

Ví d : ụ Phân tích m ch đ m   hình bên dạ ế ở ưới

Bước 1: Tìm phương trình ngõ vào c a các FFủ

S1 = Q’1Q’0 

R1 = Q1 

S0 = Q’0 R0 = Q’1 Q0 

Thi t k  b  đ m đ ng b ế ế ộ ế ồ ộ

(Design Synchronous Counter)

• B  đ m đ ng b  ộ ế ồ ộ có th  để ược thi t k  đ  t o ra chu i đ m ế ế ể ạ ỗ ế

b t kì theo mong mu n c a ngấ ố ủ ười thi t kế ế

• Thi t k  b  đ m đ ng bế ế ộ ế ồ ộ?

Mô t  đ y đ  c a m t Flip­flop ả ầ ủ ủ ộ

Có 4 d ng FF c  b n: ạ ơ ả D, T, S_R, J_K

FF có th  để ược mô t  b ng ả ằ ký hi u hình h c, b ng s  th t,  ệ ọ ả ự ậ b ng  ả

đ c tính, ph ặ ươ ng trình đ c tính  ặ ho cặ  b ng kích thích ả

ü B ng đ c tính ả ặ  (Characteristic table)  

M t b ng  ộ ả ch  ra  ỉ tr ng thái k  ti p  ạ ế ế nh  m t hàm c a ư ộ ủ tr ng thái hi n  ạ ệ

t i ạ  và ngõ vào c a c a m i FFủ ủ ỗ

Ph ươ ng trình đ c tính  ặ (Characteristic equation)

M t bi u th c  ộ ể ứ ch  ra quan h  c a ỉ ệ ủ tr ng thái k  ti p  ạ ế ế theo tr ng thái  ạ

hi n t i  ệ ạ và ngõ vào c a m i FFủ ỗ

ü  B ng kích thích  ả (Excitation table )

M t b ng  ộ ả li t kê  ệ các yêu c u ngõ vào (input)  ầ đ  FF chuy n t   ể ể ừ tr ng  ạ thái hi n t i ệ ạ  đ n  ế tr ng thái k  ti p ạ ế ế

Ký hi u ệ B ng s  th t ả ự ậ B ng đ c tính ả ặ

B ng kích thích ả

Mô t  đ y đ  c a  ả ầ ủ ủ FF­D

Mô t  đ y đ  c a  ả ầ ủ ủ FF­S_R

Ký hi u ệ B ng s  th t ả ự ậ

B ng đ c tính ả ặ

Ph ươ ng trình đ c tính ặ

B ng kích thích ả

Mô t  đ y đ  c a  ả ầ ủ ủ FF­J_K

Bước 1: Tìm s  FF nh  nh t ố ỏ ấ th a yêu c u bài toánỏ ầ

Ví d  này đã ch  ra s  d ng 3 FF ngay trong đụ ỉ ử ụ ề

L u ý:ư  Thu c tính  ộ (đ m lên/xu ng) c a  ế ố ủ b  ộ

đ m đ ng b  ế ồ ộ ch  ph  thu c  ỉ ụ ộ vào tr ng thái hi n ạ ệ

t i và tr ng thái k  ti p mà  ạ ạ ế ế không quan tâm đ n ế

tính ch t c a FF (kích c nh lên/xu ng) ấ ủ ạ ố

  Khác v i b  đ m b t đ ng b ớ ộ ế ấ ồ ộ

Bước 2: V  ẽ bi u đ  chuy n tr ng thái ể ồ ể ạ (state diagram) c a b  ủ ộ

đ mế

L u ýư : ­ v  t t c  các tr ng thái có th ẽ ấ ả ạ ể

­ nh ng tr ng thái không có trong chu trình đ m, có th  cho  ữ ạ ế ể chuy n đ n m t tr ng thái có trong chu trình đ m ể ế ộ ạ ế

Bước 3: L p ậ b ng tr ng thái ả ạ (state table)

­ s  d ng bi u đ  chuy n tr ng thái đ  l p m t b ng bao g m các  ử ụ ể ồ ể ạ ể ậ ộ ả ồ

tr ng thái hi n t i và tr ng thái k ạ ệ ạ ạ ế

Thi t k  b  đ m đ ng b ế ế ộ ế ồ ộ

CBA

B ng tr ng thái c a m ch  ả ạ ủ ạ

Bước 4: L p b ng kích thích ậ ả c a m ch (circuit excitation table)ủ ạ

­ D a vào tr ng thái hi n t i và tr ng thái k  ti p, thêm các c t giá tr   ự ạ ệ ạ ạ ế ế ộ ị ngõ vào m i FF vào bên ph i b ng chuy n tr ng thái ỗ ả ả ể ạ

Thi t k  b  đ m đ ng b ế ế ộ ế ồ ộ

B ng kích thích c a m ch  ả ủ ạ

Bước 5: S  d ng bìa Karnaugh (bìa K) đ  tìm ử ụ ể

ph ươ ng trình ngõ vào c a các FF đủ ượ ử ục s  d ng

Thi t k  b  đ m đ ng b ế ế ộ ế ồ ộ

Bước 6: V  m ch ẽ ạ c n thi t kầ ế ế

Thi t k  b  đ m đ ng b ế ế ộ ế ồ ộ

Câu h i th o lu n? ỏ ả ậ

B  đ m có kh  năng đ nh giá tr  ban  ộ ế ả ị ị

đ u ầ

(Presettable Counters)

• B  đ m có kh  năng đ nh giá tr  ban đ u ộ ế ả ị ị ầ là b  đ m có th  đ nh giá  ộ ế ể ị

tr  ban đ u tr ị ầ ướ c khi b  đ m ho t đ ng.  ộ ế ạ ộ

    ­ Vi c đ nh giá tr  ban đ u có th  th c hi n đ ng b  ho c b t đ ng b ệ ị ị ầ ể ự ệ ồ ộ ặ ấ ồ ộ

•  Thao tác đ nh giá tr  ban đ u cho b  đ m còn đ ị ị ầ ộ ế ượ c g i là n p d  li u  ọ ạ ữ ệ song song (parallel loading) cho b  đ m ộ ế

Câu h i th o lu n? ỏ ả ậ

• Th  nào là b  đ m có kh  năng đ nh giá tr  ban đ u?ế ộ ế ả ị ị ầ

• Mô t  s  khác nhau gi a đ nh giá tr  theo ki u đ ng b  ả ự ữ ị ị ể ồ ộ

(synchornous presetting) và theo ki u b t đ ng b  (asynchronous ể ấ ồ ộpresetting)?

Thanh ghi (Registers)

S  phân lo i thanh ghi d a vào 2 đ c đi m:ự ạ ự ặ ể

§ Cách d  li u đữ ệ ược đ a vào thanh ghi đ  l u trư ể ư ữ

§ Cách d  li u đữ ệ ượ ấc l y ra t  thanh ghiừ

• Thanh ghi n i ti p ố ế (Serial register): d  li u đữ ệ ược n p vào ạ

thanh ghi theo d ng n i ti p t  ph i sang trái ho c t  trái sang ạ ố ế ừ ả ặ ừ

ph iả

– Thanh ghi n i ti p có d  li u ngõ ra đ ố ế ữ ệ ượ c n i đ n ngõ vào  ố ế

(feedback) đ ượ c g i là  ọ thanh ghi quay vòng (rotate register) 

– Thanh ghi n i ti p có d  li u ngõ ra  ố ế ữ ệ không n i đ n ngõ vào đố ế ượ c 

g i là  ọ thanh ghi d ch  ị ( shift register)

• Thanh ghi song song (Parallel register): d  li u đữ ệ ược n p vào ạ

thanh ghi theo d ng song. ạ

Thanh ghi này còn được g i là ọ thanh ghi n p  ạ (load register)

Truy n d  li u thanh ghi ề ữ ệ

(Register Data Transfer)

(Parallel in/parallel out)

Truy n d  li u thanh ghi ề ữ ệ

(Register Data Transfer)

Truy n d  li u thanh ghi ề ữ ệ

(Register Data Transfer)

Ngõ vào n i ti p ­ ngõ ra n i ti p (SISO) ố ế ố ế

(serial in/serial out)

Truy n d  li u thanh ghi ề ữ ệ

(Register Data Transfer)

Ngõ vào song song ­ ngõ ra n i ti p (PISO) ố ế

(Parallel in/serial out)

Truy n d  li u thanh ghi ề ữ ệ

(Register Data Transfer)

Ngõ vào n i ti p ­ ngõ ra song song (SIPO) ố ế

(serial in/parallel out)

• B  đ m thanh ghi d ch  ộ ế ị s  d ng  ử ụ feedback—d  li u  ữ ệ

ngõ ra c a FF cu i  ủ ố đ ượ c k t n i ng ế ố ượ ạ ngõ vào  c l i 

c a FF đ u tiên  ủ ầ

(Shift Register Counter)

• T n s  t i ngõ ra c a m i FF  ầ ố ạ ủ ỗ b ng ằ 1/N  t n s  xung Clock ầ ố

đ i v i b  đ m vòng tròn MOD­Nố ớ ộ ế

– B  đ m vòng tròn MOD­N  ộ ế   c n ầ N flip­flop

– B  đ m vòng tròn yêu c u nhi u FF h n b  đ m Binary thông  ộ ế ầ ề ơ ộ ế

th ườ ng có cùng h  s  đ m  ệ ố ế

    (ví d : MOD­8 c n 8 FF so v i 3 FF trong b  đ m thông th ụ ầ ớ ộ ế ườ ng)

– S  gi i mã cho m i tr ng thái đ t đ ự ả ỗ ạ ạ ượ c b ng cách l y giá tr  ngõ ra  ằ ấ ị

t ươ ng  ng c a m i FF mà  ứ ủ ỗ không c n dùng đ n m ch gi i mã ầ ế ạ ả

• Đ  ho t đ ng chính xác, b  đ m vòng tròn ph i b t đ u v i ể ạ ộ ộ ế ả ắ ầ ớ

ch  ỉm t FF có ngõ ra b ng 1  ộ ằ và các FF còn l i có ngõ ra b ng  ạ ằ

0.

– Khi m i b t ngu n, giá tr  c a các FF s  không d  đoán đ ớ ậ ồ ị ủ ẽ ự ượ c, b   ộ

đ m s  s  d ng chân  ế ẽ ử ụ Preset đ  đ nh giá tr  cho m t FF và chân  ể ị ị ộ

B  đ m vòng tròn  ộ ế (Ring counter)

• Trong b  đ m Johnson ộ ế hay b  đ m vòng xo n ộ ế ắ (twisted­ring 

counter) ngõ ra bù (Q­bù) c a FF cu i cùng  ủ ố s  k t n i v i ẽ ế ố ớ ngõ vào 

• V i h  s  b  đ m là ớ ệ ố ộ ế N (N là s  ch n), b  đ m Johnson ch  ố ẵ ộ ế ỉ

c n ầ N/2 flip­flop 

• D ng sóng   ngõ ra c a m i FF là m t xung vuông (50% duty ạ ở ủ ỗ ộ

cycle) và t n s  b ng ầ ố ằ 1/N t n s  c a xung Clockầ ố ủ

• D ng sóng   ngõ ra c a m i FF s  b  d ch đi m t chu kì so v i ạ ở ủ ỗ ẽ ị ị ộ ớ

d ng sóng   ngõ ra c a FF trạ ở ủ ước nó (gi ng b  đ m vòng tròn)ố ộ ế

Bộ đếm Johnson 3-bit (MOD-6)

(Q0: MSB, Q2: LSB)

• B  đ m Johnson c n c ng logic bên ngoài đ  gi i mã cho ộ ế ầ ổ ể ả

Câu h i th o lu n? ỏ ả ậ

1 B  đ m thanh ghi d ch c n nhi u FF h n b  đ m Binary thông  ộ ế ị ầ ề ơ ộ ế

th ườ ng v i cùng h  s  b  đ m (MOD number)? ớ ệ ố ộ ế

2 B  đ m thanh ghi d ch c n m ch gi i mã ph c t p h n b  đ m  ộ ế ị ầ ạ ả ứ ạ ơ ộ ế

Binary thông th ườ ng?

3 Làm sao đ  chuy n đ i b  đ m vòng tròn sang b  đ m Johnson? ể ể ổ ộ ế ộ ế

4 Đúng hay Sai?

a) Ngõ ra c a b  đ m vòng tròn luôn luôn là xung vuông ủ ộ ế

b) M ch gi i mã cho b  đ m Johnson đ n gi n h n b  đ m  ạ ả ộ ế ơ ả ơ ộ ế

Binary thông th ườ ng?

c) B  đ m vòng tròn và Johnson là b  đ m đ ng b ? ộ ế ộ ế ồ ộ

5.    C n bao nhiêu FF đ  thi t k  b  đ m vòng tròn MOD­16? B  đ m  ầ ể ế ế ộ ế ộ ế

Johnson MOD­16?

Th o lu n? ả ậ