MODUL XỬ LÝ SỐ TÍN HIỆU ADP64Z2PCI

Với cácmáy tính này khe cắm mở rộng ISA được dùng cho các bo mạch ngoại vi nhưcard video, card mạng thì việc mở rộng bộ nhớ được thực hiện nhờ những khecắm thiết kế riêng trên bo mạch ch

CHƯƠNG 2 MODUL XỬ LÝ SỐ TÍN HIỆU ADP64Z2PCI

1 GIAO DIỆN PCI 64BIT/66MHZ.

Modul xử lý số tín hiệu ADP64Z2PCI là một bo mạch đa năng, được thiết

kế có thể lập trình được để thực hiện các nhiệm vụ khác nhau và giao tiếp vớimáy tính qua giao diện PCI64bit/66Mhz Trong chương này chúng ta đinghiên cứu về modul ADP64Z2PCI, nhưng để hiểu rõ hơn về cơ chế làm việccủa modul chúng ta đi nghiên cứu về giao diện PCI 64bit/66Mhz

1.1: Sự ra đời và tính ưu việt của giao diện PCI.

Để khai thác hết tốc độ của bộ vi xử lý tốc độ lớn thì đòi hỏi Bus phải cótốc độ lớn để đáp ứng nhanh với các thao tác của bộ vi xử lý Trong khi tốc

độ của bộ vi xử lý ngày càng được tăng lên rất nhanh thì tốc độ của các buslại không theo kịp Nhiều hệ thống máy tính tốc độ cao như siêu máy tínhCRAY và các máy tính lớn sở hữu các bus sở hữu riêng , nhưng việc nàychưa phổ cập và có giá thành đắt Khi bộ vi xử lý 80286 với tần số 10 -16Mhzđược sử dụng, nhiều nhà sản xuất đã sắp xếp lại các bus sở hữu riêng để vượtqua giới hạn 8Mhz của bus ISA Điều này có nghĩa là ở các máy tính80286/386 với tốc độ 16Mhz hoặc 20Mhz các bo mạch cắm vào khe cắm mởrộng chỉ có thể truy nhập với tốc độ cực đại là 8Mhz Điều này dẫn tới việccác nhà sản xuất phải xây dựng các modul bộ nhớ riêng của mình Với cácmáy tính này khe cắm mở rộng ISA được dùng cho các bo mạch ngoại vi nhưcard video, card mạng thì việc mở rộng bộ nhớ được thực hiện nhờ những khecắm thiết kế riêng trên bo mạch chủ Các máy tính này thường được quảngcáo với cái tên ‘Hệ thống bus kép’, một bus dành cho card ISA và bus kiadành cho môđun bộ nhớ Tuy nhiên sự thiếu vắng các chuẩn bus đối với card

video và card điều hợp khác như bộ điều khiển đĩa buộc các nhà thiết kế bomạch chủ tiến hành xây dựng một tiêu chuẩn mới đó là Bus cục bộ

Mục đích xây dựng bus cục bộ là nhằm truy nhập các bus hệ thống với tốc

độ xấp xỉ tốc độ của bộ vi xử lý Ở các máy tính có bộ vi xử lý 33Mhz, thì busISA có tần số truy nhập bị giới hạn ở 8Mhz, nhưng bus cục bộ có tốc độ truynhập bằng với tốc độ của bộ vi xử lý – 33Mhz Sự khác nhau giữa tốc độ của

bộ vi xử lý và khe cắm mở rộng bắt đầu xuất hiện từ bộ vi xử lý 80286 khi tần

số vượt quá 8Mhz Ngày ấy các thiết bị có tốc độ tren 8Mhz còn hiếm Song

từ khi có các phần mềm giao diện đồ hoạ thì tình hình đổi khác, ở các máytính có bus ISA thậm trí card video 16bit cắm vào khe mở rộng ISA vẫnkhông đủ nhanh để đáp ứng đươc đòi hỏi của phần mềm đồ hoạ Điều nàybuộc các nhà sản xuất máy tính sử dụng giải pháp thiết kế luôn card videotrên bo mạch chủ mà không cần khe cắm mở rộng Như vậy nếu hỏng cardvideo thì phải thay cả bo mạch chủ hoặc cắm card video vào khe mở rộng Đểkhắc phục tốc độ chậm của card video chuẩn ISA, một số nhà sản xuất cardvideo đã sử dụng thêm bộ vi xử lý đồ hoạ để giảm gánh nặng cho bộ vi xử lý80386/486 Nếu như không có bộ xử lý đồ hoạ thì bộ vi xử lý phải đảm đươngcác thao tác đồ hoạ, có nghĩa là nó phải truy nhập dữ liệu thông qua bus ISAtốc độ chậm Do các yếu tố trên nên hiệp hội chuẩn điện tử videoVESA(Video Electronics Standans Association) đã khởi đầu công việc xâydựng chuẩn bus cục bộ Đây là chuẩn được sử dụng rộng rãi ở các máy tính

và có tên gọi là bus VESA cục bộ hay bus VL(vesa local bus) Mặc dù vậy dotốc độ của các bộ vi xử lý tăng rất nhanh bằng việc ra đời của bộ vi xử lý tốc

độ cao Pentium càng đòi hỏi phải có một chuẩn bus tốc độ cao Vì vậy Intel

đã đưa ra một chuẩn bus cục bộ mới đươc goi là chuẩn bus cục bộ PCI (giaodiện PCI) hay còn goi là giao diện PCI Chuẩn bus này cũng có thể gọi làchuẩn liên kết thành phần ngoại vi (Peripheral Component Interconnect)

phổ biến trong các máy tính tốc độ cao và trở thành giao diện tiêu chuẩn tronggiao tiếp với máy tính.

1.2 Giao diện tốc độ cao PCI:

1.2.1 Giao diện PCI:

Bus cục bộ PCI với mục đích đầu tiên là thiết lập một chuẩn giao tiếp có

hiệu suất cao, mức tiêu thụ năng lượng thấp Ngày nay chuẩn PCI đã tạo ramột bộ mặt mới trong nối ghép máy tính với thiết bị ngoại vi và quan trọng là

nó là chuẩn giao diên mới đáp ứng được những nhu cầu của những hệ thống

đa nền tảng và đa cấu trúc Giao diện PCI đã và đang được các công ty sản

xuất máy tính xản suất và coi đó là một chuẩn mặc định trên các bo mạch chủ.Các máy tính mà chúng ta sử dụng ngày nay thường có từ một đến năm khePCI và hầu như mọi thiết bị ngoại vi đều được ghép với máy tính qua khecắm PCI Bus cục bộ PCI có thể làm việc với nhiều băng thông khác nhau.Khi mới ra đời chúng có đường dữ liệu 32bit và tốc độ đạt 33Mhz, trong quátrình phát triển bus PCI đã ngày càng được nâng cấp về các ứng dụng cũngnhư việc mở rộng băng thông Hình 2-1 ở dưới đây cho thấy các kích thước

có thể của bus cục bộ PCI

Hình 2-1: Các ứng dụng của bus cục bộ PCI

Ngày nay các bus cục bộ PCI thường có đường dữ liệu 32bit nhưng có khảnăng mở rộng lên 64 bit và tốc độ truy nhập dữ liệu đạt tới 66Mhz Khi đóthông lượng của bus cục bộ đạt tới 528MB/s, các bus cục bộ PCI64bit/66Mhz thường được lắp trong các máy tính lớn, cần phải giao tiếp vớingoại vi tốc độ cao Hình 2-2 cho ta thấy rõ các băng thông có thể có của buscục bộ PCI:

Hình 2-2: Các băng thông của PCI

Thành phần PCI và các card giao tiếp được xử lý hoàn toàn độc lập với

nhau, cho phép một quá trình trao đổi dữ liệu cố định và có thể sử dụng vớicấu trúc đa xử lý Xử lý độc lập cho phép bus cục bộ PCI tối ưu hoá các chứcnăng vào ra, cho phép đồng thời thực hiện các thao tác trên bus cục bộ cùng

bộ vi xử lý, các hệ thống nhớ, các thiết bị ngoại vi có hiệu xuất cao như hìnhảnh động, LAN, SCSI, FDDI, ổ đĩa cứng…, nâng cao hình ảnh và hiển thị đaphương tiện (đồ hoạ 3 chiều) Phần đuôi mở rộng của bus địa chỉ và dữ liệu32bit được tăng gấp đôi độ rộng băng thông có tác động hồi tiếp và chuyểntiếp phù hợp với những thiết bị ngoại vi theo chuẩn PCI Quan sát hình 2-2 tathấy băng thông (thông lượng) của bus cục bộ PCI có thể đạt tới 528MB/s,đây là thông lượng cực đại mà bus cục bộ PCI có thể đạt được, tương ứng với

nó là chuẩn PCI 64bit/66Mhz

Trên các máy tính PC chuẩn bus cục bộ PCI được xây dựng thành một hệthống để có thể liên kết cùng một lúc nhiều thiết bị ngoại vi với bo mạch chủ.Chính điều này đã giúp cho chuẩn bus cục bộ PCI không bi lỗi thời và ngàycàng phát triển khi các công ty sản xuất máy tính đã mặc định xây dựng hệ

thống bus PCI trên các bo mạch chủ của máy tính PC Và như vậy chuẩn buscục bộ PCI đã ngày càng phát triển và trở thành chuẩn giao tiếp thông dụngnhất với các bộ vi xử lý tốc độ cao như Pentium.

Hình 2-3: Sơ đồ khối hệ thống PCI

Hình 2-3 cho ta thấy bộ vi xử lý, cache, bộ nhớ được nối tới Bus PCI qua

một cầu nối PCI, nó cho phép bộ vi xử lý truy cập trực tiếp tới các thiết bịtruyền theo chuẩn PCI khác như bộ nhớ, không gian địa chỉ vào/ra Đồng thời

cầu PCI tạo ra đường truyền băng thông rộng và có nhiều tính năng khácnhau

1.2.2:Các đặc điểm của bus cục bộ PCI :

1 Có thể đạt được tốc độ 66Mhz

2 Có đường dữ liệu 32bit và 64bit

3 Hỗ trợ chế độ truyền dữ liệu dạng khối 2-1-1-1 được các bộ vi xử lýPentium áp dụng

4 Hỗ trợ việc làm chủ bus, cho phép thực hiện đa xử lý mà với bất kỳ bộ

vi xử lý nào cũng đều có thể trở thành thiết bị chủ và dành quyền điềukhiển bus

5 Tương thích với chuẩn ISA, EISA và MCA Nhờ sử dụng cầu nối bus,

hỗ trợ cho các bus tốc độ thấp ISA, EISA,MCA Các bộ đệm ở cầu nốicho phép bộ vi xử lý ghi vào bộ đệm, còn nhiệm vụ điều khiển busISA, EISA,MCA thì trao lại cho cầu nối

6 Bus cục bộ PCI độc lập với bộ vi xử lý Bus có thể sử dụng cho bất cứ

bộ vi xử lý nào của Intel và các hãng khác

7 Hỗ trợ card mở rộng 5v và 3,3v và cho phép chuyển dễ dàng từ hệthống 5v sang 3,3v

8 Cung cấp khả năng tạo cấu hình tự động Người dùng không cần đặtlại chuyển mạch DIP hoặc chân cắm và chọn lựa ngắt Phần mềm đặtcấu hình sẽ tự động chọn các địa chỉ và các ngắt không sử dụng để giảiquyết xung đột

9 Có chân Vcc hoặc chân đất(Ground) ở giữa tầng hai tín hiệu để giảmnhiễu xuyên âm và bức xạ vô tuyến

10.Thực hiện các ngắt mức khởi phát, hỗ trợ việc chia sẻ ngắt

11.Hỗ trợ được cho 10 thiết bị ngoại vi, một số ngoại vi phải được thiết kếngay trên bo mach chủ

12.Số khe cắm mở rộng tối đa làm việc ở tần số 33Mhz-66Mhz là khácnhau phụ thuộc cào điện áp 5v hay 3,3v.Tăng số khe cắm quá 5 thì tốc

độ làm việc sẽ nhỏ hơn 33Mhz-66Mhz

1.2.3: Nối ghép PCI:

Một số điểm cần lưu ý khi nối ghép PCI

1 Rất ít tín hiệu PCI phù hợp với tín hiệu của bộ vi xử lý, vì PCI là bus cótính chất như ‘tầng dưới ‘ có nghĩa là bộ điều khiển PCI nằm giữa bộ vi

xử lý và nơi giao tiếp bus Như vậy mọi bộ vi xử lý đều có thể sử dụngbus PCI Bus PCI đã giải quyết được điều này nhờ tính độc lập của nó

so với bộ vi xử lý

2 Một điểm khác cần chú ý đó là việc dồn kênh địa chỉ và dữ liệu ở busPCI vì chính các chân này đều cùng được sử dụng cho địa chỉ và dữliệu Ở nhịp đồng hồ đầu tiên bus PCI có thời gian chu trình là 2 nhịp ởchế độ chuyển khối, giống như ở bộ vi xử lý 80386/486/pentium Vớichế độ chuyển khối, ở nhịp đồng hồ đầu tiên địa chỉ được cung cấp và

cứ mỗi 4 nhịp đồng hồ kế tiếp thì 1 từ giữ liệu được cung cấp Điều đólàm cho chế độ chuyển khối cứ mỗi chu trình bộ nhớ có 6 nhịp đồng

hồ, giống như chế độ chuyển khối ở bộ vi xử lý 80486 và Pentium

3 Điểm tiếp theo cần lưu ý đó là mở rộng bus PCI lên 64bit Bus PCI cóthể truyền dữ liệu 32bit hay 64bit Nếu truyền dữ liệu 32 bit thì bus PCIthì 39 chân dùng để mở rộng 64bit không sử dụng

4 Bus cục bộ hỗ trợ cho cả chu trình nhớ đơn và chuyển khối Chu trìnhđơn cần 2 nhịp đồng hồ để đọc hoặc ghi 1 từ giữ liệu Ở nhịp đồng hồđầu tiên địa chỉ được cung cấp và ở nhịp đồng hồ thứ 2 dữ liệu đượctruy nhập Đối với chế độ chuyển khối dạng 2-1-1-1, địa chỉ của từ thứnhất và dữ liệu của nó được cung cấp ở 2 nhịp đồng hồ đầu tiên và 3 từ

kế tiếp sẽ được truy nhập từng từ ở 3 nhịp tiếp theo

Giao diện PCI 64bit/66Mhz là giao diện cho phép trao đổi thông tin giữathiết bị chủ và đích với tốc độ rất cao, thông lượng đạt cực đại là 528MB/s.

Ta thường thấy giao diện chuẩn PCI 64bit/66Mhz xuất hiện trên các các máychủ, nơi đòi hỏi việc truy xuất dữ liệu với tốc độ rất cao Giao diện PCI64bit/66Mhz là sự mở rộng và phát triển của giao diện PCI cơ bản đó là giaodiện PCI 32bit/33Mhz Các bo mạch xây dựng trên nền giao diện PCI đượckết nối với máy tính PC qua một Slot, được gọi là Slot_PCI Giao diện PCI64bit/66Mhz có nguyên tắc làm việc giống như giao diện PCI 32bit/33Mhz đãđược nghiên cứu rất nhiều trong các tài liệu khác Do vậy đồ án không đi sâunghiên cứu về giao diện PCI 64bit/66Mhz mà chỉ đi khảo sát các đặc điểm vềđiện tử và cơ khí của bus PCI 64bit/66Mhz, làm cơ sở thuận tiện cho việc kết

nối các modul với máy tính PC qua giao diện PCI 64bit/66Mhz

1.3.1: Đặc điểm về điện tử của bus PCI64bit/66Mhz:

- Bus cục bộ PCI64bit/66Mhz sử dụng môi trường tín hiệu 3.3v

- Tần số thời gian quy định là 66Mhz

*)Bus PCI64bit/66Mhz sử dụng giao thức bus PCI, bus PCI64bit/66Mhz thường có tốc độ cao nhất của tần số xung đồng hồ Cả hai thiết bị

PCI66Mhz và PCI33Mhz có thể cùng tồn tại như nhau trên một đoạn bus Tuy nhiên bus PCI 64bit/66Mhz đòi hỏi sự thay đổi tham số thời gian như

diễn tả trên biểu đồ thời gian trình bày trên hình 2.4.

Hinh 2.4: Tham số thời gian bus PCI32bit/33Mhz và PCI64bit/66Mhz.

Từ hình trên ta thấy thủ tục truyền dòng qua lại đối với PCI66Mhz vàPCI33Mhz là như nhau, nó đòi hỏi các thiết bị PCI66Mhz sẽ hoạt động đượctrong bus PCI33Mhz Bởi vậy thiết bị PCI66Mhz cần phải phù hợp với cả haithủ tục PCI66Mhz và 33Mhz

*) Dạng sóng xung đồng hồ cần phải được biểu diễn theo mỗi thành phầnPCI66Mhz của hệ thống Trong trường hợp card bổ sung không đúng theo vớiđặc tả của xung đồng hồ về sự nhịp nhàng của các thành phần card bổ sungthì sẽ không được kết nối Hình 2.5 diễn tả dạng sóng xung đồng hồ và yêu

cầu về kích thước hiệu quả đối với môi trường tín hiệu 3.3v

Hình 2.5: Dạng sóng xung đồng hồ 3.3v

Bảng 2.1: Đặc Điểm xung đồng hồ

• Các đặc điểm của thời gian hệ thống.

*) Tính dễ thay đổi của xung đồng hồ: Giá trị cực đại cho phép của sai

lệch xung đồng hồ bao gồm cả sự đột biến là 1ns Đặc điểm này được sử dụngkhông chỉ với mỗi điểm giới hạn ngoài ra còn tất cả các điểm trên cạnh dốcxung đồng hồ trong vùng chuyển mạch được chỉ ra trong Bảng 2.2 và hình 2.6

Bảng 2.2: Các tham số về độ dốc xung đồng hồ

Hình 2.6: Sơ đồ độ dốc xung đồng hồ

Để đánh giá đúng độ lệch xung đồng hồ trình thiết kế hệ thống cần phảithực hiện miêu tả sự phân phối xung đồng bộ trên các card bổ xung

*) Sự tích lũy thời gian hệ thống :

Toàn bộ đoạn xung đồng hồ có thể chia ra làm bốn đoạn Đầu ra hợp lệ giữchậm (Tval), đầu vào thiết lập thời gian (Tsu) tuỳ theo đặc điểm kỹ thuật của các thành phần Tổng độ dốc xung đồng hồ (Tskew) và thời gian truyền bus (Tprop) là tham số hệ thống Bảng 3-3 dưới đây chỉ ra sự tích lũy thời gian đối với vài tần số bus

Bảng 2.3: Tích lũy thời gian

1.3.2: Đặc tính cơ khí

Card mở rộng PCI có ba đặc tính cơ bản: chiều dài chuẩn, chiều dài ngắn

và mặt cắt dưới Kích thước diện tích thực chuẩn của card là 49 inches2 Việckết nối cho các card mở rộng PCI đã được định rõ cho cả các giao diện 32 bit

và 64 bit

Bộ kết nối 32 bit cơ bản gồm 120 chân Việc đánh số logic của các chântheo 124 chân nhận dạng, nhưng bốn chân ( A12, A13, B12 và B13) khôngđược biểu diễn Nhìn chung, các card mở rộng được thiết kế hoạt động vớicác môi trường tín hiệu hệ thống 3.3 V và 5V Việc mở rộng 64 bit được sảnxuất trên cùng mô hình bộ kết nối, mở rộng tổng số chân tới 184 Tập hợp các

bộ kết nối 32 bit định rõ môi trường tín hiệu hệ thống Các card mở rộng 32bit và 64 bit hoạt động kết hợp trong phạm vi các lớp điện áp tín hiệu hệthống được xác định bởi khóa trong tập hợp con các bộ kết nối 32 bit Card

mở rộng 64 bit trong bộ kết nối 32 bit phải định hình cho việc chuyển đổi 32bit

Việc tiêu hao công suất card mở rộng lớn nhất được mã hóa trên các chânPRSNT1# và PRSNT2# của card Việc mã hóa cứng này có thể được nạp bởiphần mềm hệ thống khởi tạo Sau đó, phần mềm hệ thống có thể quyết địnhviệc làm mát thích hợp và cung cấp dòng có giá trị trong hệ thống đó nhằmđảm bảo hoạt động tin cậy tại thời điểm khởi động Card mở rộng PCI gồmmột lượng móc nhằm định vị và giữ card Tấm giáp che sau lưng là giao diệngiữa card mở rộng và hệ thống nhằm cung cấp lõi thoát ra cáp

• Kích thước vật lý bộ kết nối

Có hai bộ kết nối 3.3 V mà có thể được dùng (32 bit và 64 bit) tùy thuộcvào hoạt động của PCI Theo hình vẽ bộ kết nối, các chi tiết sắp xếp mạch hệthống đưa ra dựa vào các kích thước lý tưởng Các dung sai chi tiết bố trí cần

phù hợp với các khuyến nghị cung cấp cho bộ kết nối và thực tiễn ứng dụngkhoa học phù hợp.

Hình 2.7 – 2.9 biểu diễn các kích thước của bộ kết nối 3.3v/64bit, cáckhuyến cáo sắp xếp và biểu diễn kích thước cạnh card và các dung sai Dungsai card mở rộng được đưa ra để có thể sản xuất các card mà có thể thay đổicho nhau và không làm ảnh hưởng đến phương cách hoạt động

2 Tổng quan về modul ADP64Z2PCI.

Modul cơ sở xử lý số tín hiệu (DSP) ADP64Z2PCI là một bo mạch thuthập và xử lý số tín hiệu xây dựng trên cơ sở bộ xử lý TMS 320C64xx với tần

số đồng hồ lên đến 720MHz do hãng Texas Intruments sản xuất

Bo mạch ADP64Z2PCI được cắm vào Bus PCI của máy tính PC Khi đómáy tính PC có khả năng tạo cấu hình cho các mạch logic khả trình, tải vàmodule các chương trình xử lý tín hiệu số viết trên mã của C64x, nạp dữ liệu,thực hiện ngắt mềm bộ xử lý, xem bộ nhớ và khởi động việc thực hiện mộtchương trình

Modul xử lý số tín hiệu cho phép thực hiện mã chương trình của bộ xử lýC64x trong mối liên hệ tương tác với các ngoại vi vào/ra trên bo mạch thôngqua dao diện ADM, cũng như với các bộ xử lý phụ trợ nằm trên một modulkhác

Luồng dữ liệu đổ vào C64x thông qua giao diện ADM có thể phải được sơchế trước nhờ các vi mạch logic khả trình (PLIC) được lập trình trước Vớimụch đích này trên bo mạch ADP64Z2PCI có hai vi mạch logic khả trình củahãng Xilinx Đóng vai trò giao diện ADM sử dụng vi mạch FPGA Virtex – IIdung lượng đến một triệu cổng logic Vai trò của bộ xử lý số tín hiệu DSP domột vi mạch FPGA Virtex – II dung lượng đến 8 triệu cổng đảm nhiệm.Trong bo mạch ADP64Z2PCI V1.1 các vi mạch logic khả trình có phần mềmlập trình độc lập từ các tệp riêng biệt Ngoài ra trong chế độ cơ sở vi mạchkhả trình chủ (PLIC HOST) được lập trình tự động từ một EPROM đặc biệtsau khi bật nguồn Để lập trình được cho bo mạch trước tiên ta đi tìm hiểu vềcấu trúc và nguyên lý hoạt động của bo mạch và các vi mạch logic khả trình(PLIC HOST)

2.1: Bố trí kinh kiện trên bo mạch.

Hình 2.10: Sơ đồ bố trí trên ADP64Z2PCI nhìn từ phía linh kiện.

Trên hình vẽ chỉ ra vị trí các linh kiện chính và các giắc cắm của modulADP64Z2PCI Dưới đây mô tả các thành phần của bo mạch

• Các giắc cắm nối tiếp SP0, SP2:

Các giắc cắm này cho phép truy cập tới các cổng McSP của bộ xử lý tínhiệu

• Giắc cắm cổng số PIOX: Giắc cắm này cho phép truy cập tới cổng số

16 bit PIO của giao diện ADM

• Giắc cắm đồng bộ giữa các modul SYNX: Giắc cắm cung cấp sự truycập tới cổng đồng bộ lên modul của giao diện ADM.

• Giắc cắm tương tự đa năng SDX: Giắc cắm này dùng để đồng bộSTART/STOP và đồng bộ ngoài của modul con ADM hay đóng vai tròđầu ra kênh DAC1

• Giắc cắm tương tự DAX: Giắc cắm sử dụng làm lối ra của kênh DAC0

• Bộ xử lý DSP C64x: Bộ xử lý tín hiệu TMS320C6415 hoặcTMS320C6416 được lắp trực tiếp trên bo mạch ADP64Z2PCI

• PLIC ADM (Vi mạch logic khả trình ADM): Vi mạch logic khả trìnhVirtex – II – 500 (hay 1000) của hãng Xilinx, dùng để thực hiện chứcnăng điều khiển giao diện ADM Các tài nguyên bên trong PLIC đượcngười dùng sử dụng để thực hiện bằng phần cứng các thuật toán tiền xử

lý dữ liệu

• PLIC DSP ( Vi mạch logic khả trình DSP): Vi mạch logic khả trình họVirtex – II dung lượng 1 - 8 triệu cổng của hãng Xilix được sử dụngcho người dùng thực hiện các thuật toán tiền xử lý dữ liệu đầu vào từPLIC ADM hay nguồn dữ liêu khác

• PLIC HOST (Vi mạch logic khả trình chủ): Vi mạch logic khả trình họSPARTAN – IF dung lượng 300 – 600 nghìn cổng của hãng Xilinxchứa các tài nguyên dùng để trao đổi dữ liệu giữa bộ xử lý số tín hiệu

và máy tín PC Vi mạch PLIC này có hai chế độ khởi tạo: Tự động saukhi bật nguồn hoặc bằng phần mềm

• Các cầu chuyển SCF0, SCF1: Các cầu chuyển này giúp cho việc đặtchế độ khởi tạo PLIC HOST: Tự động sau khi bật nguồn hay bằng phầnmềm

• Bộ nhớ động cục bộ (SDRAM): Bộ nhớ động cục bộ nằm trên bo mạchtrong hai khối Khối đầu dung lượng từ 128MB đến 512MB và độ rộng

dữ liệu là 64bit được nối với giao diện EMIFA của bộ xử lý ‘C64x’.Khối thứ hai có dung lượng 32MB và độ rộng dữ liệu 16bit nối tới giaodiện EMIFB của bộ xử lý C64x và máy tính PC truy cập.

512MB , độ rộng dữ liệu 64bit,cắm trên bus EMIFA của bộ xử lý C64xtrong không gian địa chỉ ACE(0) và ACE(1)

• Các LED(Điốt phát quang): Trên bo mạch ADP64Z2PCI có 9 đènLED Đánh số các đèn LED từ trái sang phải như trên hình 2.1 Chứcnăng của các đèn LED như sau

- LED0 – LED3: Điều khiển bằng bộ xử lý C64x để theo dõi các thaotác được thực hiện qua thanh ghi truy cập mềm ngoài

- LEDTO2: Hiển thị trạng thái đầu ra bộ định thời TOUT2 của bộ xửlý

- LED SPCF: Ở trạng thái tắt chỉ ra rằng vi mạch PLIC HOST đã đượclập trình xong

- LED ACF: Ở trạng thái tắt chỉ ra rằng vi mạch PLIC ADM đã đượclập trình xong

- LED DCF: Ở trạng thái tắt chỉ ra rằng vi mạch PLIC DSP đã được lậptrình xong

- LED RES: Hiển thị trạng thái tín hiệu RESET của bộ xử lý DSP,LED sáng tương ứng với trạng thái tích cực của RESET

một giao diện chuẩn để lắp modul con vào/ra trên bo mạch mẹ

• Giắc cắm JTAG của DSP: Giắc JTAG dùng để nối bộ mô phỏng ngoàiEMUSIO

• Các cầu chuyển JA, JB, JC, JD0, JD1, JE: Các cầu chuyển này điềukhiển hoạt động của giao diện ADM

• Nguồn nuôi: Các điện áp của nguồn nuôi được nhà sản xuất hiệu chỉnhtrước khi xuất xưởng và không được thay đổi chúng trong quá trìnhkhai thác củ người sử dụng.

Trên bo mạch bố trí các nguồn nuôi , mỗi nguồn nuôi được cấp điện

áp vào +3,3v hay +5v láy từ Bus PCI Các nguồn nuôi trên bo mạchcung cấp các điện áp sau:

- +1,5v - Cấp cho “lõi’’ PLIC Virtex – II

- +1,8v - cấp cho “lõi’’ PLIC SPARTAN – II

- +1,2/1,4v - Nguồn nuôi cho “lõi tín toán’’ của bộ xử lý

- +2,5v - Nguồn nuôi “ lõi’’ bộ điều khiển bus

2.2.Các thành phần chức năng của Modul ADP64Z2PCI:

Trong phần này chúng ta đi nghiên cứu về các bộ phận của modul xử lý sốtín hiệu ADP64Z2PCI, liên hệ giữa các thành phần và phân tích rõ các thànhphần chính của bo mạch

2.2.1: Sơ đồ chức năng của Modul ADP64Z2PCI:

Trên sơ đồ khối của modul ADP64Z2PCI (Hình 2.11) ta thấy modul cókiến trúc kiểu đa bus Bốn bus chính nối các bộ phận của modul với bộ vỉ xử

lý, với máy tính PC và với nhau Các bus đó là:

• Bus PCI dùng để nối máy tính PC với bo mạch, trên bo mạch sử dụng

bộ điều khiển Bus PCI 9656 để điều khiển giao tiếp giữa máy tính PCvới bo mạch bằng bus PCI

• Bus cục bộ LBUS – Đây là bus thứ hai của bộ điều khiển bus PCI

9656, qua nó mọi điều khiển từ bus PCI được chuyển qua vào các

bộ phận trong bo mạch

• Bus EMIFA – Cho phép trao đổi dữ liệu 64bít Nó nối bộ xử lý với tất

cả các vi mạch PLIC của bo mạch và với khối nhớ động cắm trênmodul SODIMM

• Bus EMIFB – cho phép trao đổi dữ liệu 16bit Nó nối bộ xử lý với các

bộ phận sau:

- Với tất cả các vi mạch PLIC

- Với khối nhớ động đồng bộ SDRAM dung lượng 3MB

- Với bộ nhớ FLASH ROM tái khả trình dung lượng 16MB

- Với logic điều khiển cho phép lập trình tất cả các PLIC, điều khiểnthanh ghi trong Flash ROM, điều khiển trạng thái các LED

• Bus EXPBUS - phục vụ việc trao đổi dữ liệu giữa PLIC ADM và PLICDSP

Ngoài ra trên bo mạch có giắc cắm ADMX dùng giao diện ADMvới modul con cắm trên nó

Chúng ta thấy rằng do hầu hết các bộ phận của bo mạch đều có thểtruy cập bằng máy tính PC qua bộ xử lý ‘C64x’ ( qua cổngHOST_PORT một trong những bộ phận của bộ xử lý), vì vậy chúng ta

có thể hiểu được nguyên lý làm việc của bo mạch cũng như các thànhphần trên bo mạch Chính nhờ sự giao tiếp này mà chúng ta có thể xâydựng các bài toán khác nhau trên cơ sở ứng dụng bo mạchADP64Z2PCI, bằng cách lập trình trên máy tính PC và đổ cấu hình vàocác vi mạch khả trình của bo mạch

Буфер TTL/LVDS

Субмодуль ADM

McBSP0 McBSP2

DAX SDX

Процессор TMS320C64x

SBSRAM

до 16 МБ

SDRAM 32Mx8

Стартовая синхронизация

SP0/2

Интерфейс JTAG

JTAG PIOX

ПЛИС HOST Контроллер

LED0–LED3

ПЛИС FLASH

FLASH

до 16 МБ Шина EMIFB 16 бит

Интерфейс ADMPRO

HOST-порт

Шина EMIFA 64 бит

Hình 2.11: Sơ đồ chức năng của bo mạch ADP64Z2PCI

2.2.2: Các tài nguyên của bo mạch:

Chúng ta xem xét chi tiết về các bộ phận của bo mạch

2.2.2.1: Bộ điều khiển Bus PCI:

Bo mạch ADP64Z2PCI cắm vào bus hệ thống PCI của máy tính PC Do

đó bo mạch có chứa bộ điều khiển bus PCI được thực hiện trên vi mạch PCI

9656 của hãng PLX Technology VI mạch này cho phép bo mạch làm việcvới Bus PCI 64bit/66Mhz Bộ điều khiển bus PCI gồm hai kênh ADM độclập và một đường yêu cầu ngắt (IRQ)

Bus cục bộ của bộ điều khiển LBUS nối với cổng HCSI của bộ xử lý

‘C64x’, cũng như dẫn ra PLIC HOST Điều này cho phép trao đổi dữ liệugiữa ‘C64x’ và máy tính PC

2.2.2.2: Bộ xử lý DSP ‘C64x’:

Trên bo mạch có thể lắp một trong các bộ xử lý sau: TMS320C6414,TMS320C6415, TMS320C6416 Tần số đồng hồ của bộ xử lý là 600 hoặc720Mhz, tần số đồng hồ của các Bus EMIFA vaEMIFB là 120Mhz.

Máy tính PC có đường truy cập tới cổng HOST của bộ vi xử lý qua bộ điềukhiển bus PCI Nhờ đó máy tính PC có thể truy cập không chỉ tới các tàinguyên bên trong bộ vi xử lý mà tới tất cả các bộ phận của bo mạch nối tớicác bus EMIFA và EMIFB Mô tả kỹ về bộ xử lý DSP ‘C64x’ được trình bàytrong phần 3 (Các tài nguyên của bộ xử lý C64x)

2.2.2.3: Giao diện JTAG:

Giao diện JTAG của bộ xử lý DSP ‘C64x’ dẫn ra giắc cắm và cho phépnối bộ mô phỏng ngoài EMUSIO hay XDS510 với bộ vi xử lý Điều này chophép tiến hành mô phỏng quét bộ xử lý tín hiệu và thực hiện gỡ rối phần mềm

và phần cứng nối với bo mạch nhờ trình gỡ rối chuẩn Code Composer Studiocủa hãng Texas Intruments

2.2.2.4: Các cổng nối tiếp McBSP0/McBSP2:

Các cổng nối tiếp McBSP của bộ xử lý ‘C64x’ được dẫn đồng thời ra giaodiện ADM và giắc cắm ngoài SP0 và SP2 Nhờ đó bộ xử lý ‘C64x’ có thể traođổi dữ liệu nối tiếp với modul con ADM hay thiết bị ngoại vi Các cổng nốitiếp McBSP thực hiện trong logic LVTTL(logic 5v)

Bố trí các chân của các giắc cắm nối tiếp được nêu trong phần 3 – (Các cổngnối tiếp)

2.2.2.5: Logic điều khiển:

Bộ xử lý ‘C64x’ có khả năng điều khiển một loạt các bộ phận của modul

cơ sở Vì thế trên bus EMIFB trong không gian BCE2 có một tập các thanhghi điều khiển Nhờ các thanh ghi này có thể thực hiện các chức năng sau:

• Thực hiện lập trình cho các PLIC

• Chuyển thanh ghi trong bộ nhớ Flash ROM

• Điều khiển các đèn LED0 – LED3.

Mô tả chi tiết các thanh ghi này được nêu trong phần 2.3 - ( Thẻ nhớ )

2.2.2.6: Bộ nhớ Flash ROM chương trình:

Bộ nhớ Flash ROM chương trình dùng để lưu chương trình được thực hiệnbởi DSP, cũng như lưu cấu hình được nạp vào PLIC Bộ nhớ Flash ROMchương trình và khả năng lập trình của PLIC bằng bộ xử lý số tín hiệu chophép sử dụng bo mạch ADP64Z2PCI trong chế độ tự trị, để khởi động nó chỉcần cấy nguồn nuôi là đủ Bộ nhớ Flash ROM được thực hiện trên cơ sở mộttrong những vi mạch sau

• 28 F128J3A Của hãng Intel dung lượng 16MB

• 28 F640J3A Của hãng Intel dung lượng 8MB

• 28 F320J3A Của hãng Intel dung lượng 4MB

• M58LW032D Của hãng ST Microelectronics dung lượng 4MB

Bộ nhớ Flash nối với bus EMIFB của bộ xử lý trong không gian BCE 1.Vì độrộng bus dữ liệu của Flash chỉ có 8 bit, nên không gian BCE 1 sau khi khởiđộng bộ xử lý cũng cần được thiết lập như không gian 8 bit

Các vi mạch được sử dụng làm bộ nhớ Flash có cấu trúc giống nhau.Chúng gồm các khối xóa được độc lập, mỗi khối 128KB Số lượng các khối

là 128, 64, hay 32 phụ thuộc vào dung lượng bộ nhớ Flash

2.2.2.7: Bộ nhớ RAM động đồng bộ trên Bus EMIFB.

Bộ nhớ RAM động đồng bộ SDRAM dung lượng 32KB nối với busEMIFB của bộ xử lý trong không gian BCE0, độ rộng dữ liệu SDRAM là16bit Khi viết phần mềm cần chú ý rằng tốc độ tối đa truy cập SDRAM chỉ

có được khi sử dụng kênh EDMA ( kênh truy cập trực tiếp bộ nhớ ) Khi truycập SDRAM dùng CPU thì tốc độ truy cập giảm xuống vài lần

2.2.2.8: SODIMM:

Bộ nhớ SDRAM nối trên Bus EMIFA được thực hiện dưới dạng băngSODIMM cắm vào giắc cắm thích hợp Dung lượng bộ nhớ SDRAM này cóthể là 128, 256 hay 512MB Khi lập trình cần biết rằng tốc độ tối đa truy cập

bộ nhớ SDRAM có được chỉ khi sử dụng các kênh truy cập trực tiếp bộ nhớEDMA Khi truy cập SDRAM bằng CPU thì tốc độ truy cập giảm xuống vàilần

mô tả đặc điểm nổi bật của PLIC HOST trong bo mạch ADP64Z2PCI

Trong chế độ bình thường, vi mạch PLIC HOST vi mạch được lập trình tựđộng sau khi bật từ bộ nhớ ROM đặc biệt Chế độ này được chọn nhờ nối cáccầu chuyển SCF0 và SCF1 Khi tháo các cầu nối này thì PLIC HOST chỉ cóthể lập trình bằng tiện ích TPROG EXE (khi đó puID = 257) PLIC HOSTnằm giữa bus LBUS của bộ điều khiển PCI và bộ xử lý ‘C64x’( Hình 2.12)

Hình 2.12: Cấu trúc vi mạch logic khả trình chủ PLIC HOST

Cả từ phía máy tính PC và từ bộ xử lý ‘C64x’ các tài nguyên khả trình củaPLIC HOST được truy cập qua hai cửa sổ: cửa sổ bộ nhớ và cửa sổ các thanhghi Từ phía máy tính PC các cửa sổ định vị trong không gian bộ nhớ BAR3trên bus PCI Cửa sổ các thanh ghi phân bố bắt đầu từ địa chỉ OFFSET nhânvới 4 Thường thì cửa sổ bộ nhớ nằm bắt đầu từ địa chỉ OFFSET 0x1000 Từphía bộ xử lý ‘C64x’ cửa sổ bộ nhớ nằm trong không gian BCE2, bắt đầu từđịa chỉ 0x68100000, còn cửa sổ các thanh ghi nằm trong không gian BCE3bắt đầu từ địa chỉ 0x6C00000

2.2.2.9.1: Các yêu cầu ngắt:

Vi mạch PLIC HOST chỉ tạo ra các yêu cầu ngắt từ bộ vi xử lý ‘C64x’sang máy tính PC Để làm việc này đường LINT của bộ điều khiển Bus PCIđược sử dụng Đường này chuyển sang trạng thái tích cực trong trường hợp

bộ xử lý ‘C64x’ xuất mức tích cực lên đường HINT Cần nhớ rằng đườngHINT của bộ xử lý ‘C64x’ là một phần của cổng HOST của bộ xử lý và đượcđiều khiển bởi bít HPIC [HINT]

Việc chuyển các yêu cầu ngắt từ máy tính PC sang bộ xử lý ‘C64x’ khôngđược hỗ trợ bên trong PLIC HOST, vì mụch đích này có cơ chế khác thựchiện trong cổng HOST của bộ xử lý ‘C64x’

2.2.2.9.2: Các yêu cầu DMA:

Các yêu cầu DMA từ FIFO đi sang phía máy tính PC, cũng như phía bộ xử

lý ‘C64x’ Từ phía bộ xử lý ‘C64x’ tổ chức các yêu cầu DMA có một số nétđặc thù

Thứ nhất, các yêu cầu DMA sử dụng các đường vạn năng của bộ xử lýGPIO10 và GPIO15 Hoạt động của đường này được cho phép bởi thanh ghiGPEN của bộ xử lý ‘C64x’ Sau đó, các yêu cầu DMA sẽ đi vào các kênh