kỹ thuật vi điện tử

Epitaxy chùm phân t ..... Kho ng cách gi a Ec và Ev là vùng c m∆Eg... Quan tr ng nh t dây là n tr Baz và Collector... Công ngh CMOS u tiên là công ngh PMOS... Thông th ng ng i ta ti n hà

KHOA CÔNG NGH THÔNG TIN

MÔN: N T - VI N THÔNG

THS V CHI N TH NG

P BÀI GI NG (L u hành n i b )

C L C

C L C 1

Ch ng 1: C S V T LÝ 4

1.1 C u trúc tinh th 4

1.2 C u trúc vùng n ng l ng 6

1.3 Bán d n tinh khi t 7

1.4 Bán d n lo i P 8

1.5 Bán d n lo i N 9

1.6 linh ng, d n 11

Ch ng 2: C U TRÚC M CH VI N T 13

2.1 Chuy n ti p PN 13

2.2 Công ngh l ng c c 15

2.2.1 Cách n b ng chuy n ti p PN 15

2.2.2 Cách n b ng Oxide 16

2.2.3 Transistor l ng c c 17

2.2.4 Diode, n tr và t n 21

2.3 Công ngh CMOS 24

2.3.1 M u 24

2.3.2 Quá trình ch t o 26

2.3.3 Ch t o gi ng 27

2.3.4 n c c c ng 28

Ch ng 3: CÔNG NGH CH T O M CH VI N T 30

3.1 Ch t o phi n bán d n 30

3.1.1 Quy trình ch t o phi n bán d n silic 30

3.1.2 Ch t o Silic a tinh th 31

3.1.3 Ch t o Silic n tinh th 32

3.1.4 Ch t o phi n bán d n 37

3.1.5 Phòng s ch 37

3.2 Oxy hóa 49

3.2.1.Gi i thi u công ngh Oxy hoá 49

3.2.2.Oxy hóa nhi t 49

3.3 Quang kh c 53

3.3.1 Khái ni m 53

3.3.3 Các khái ni m c b n 54

3.3.4 Các giai n c a quá trình quang kh c 56

3.4 n mòn 60

3.4.1 n mòn t 61

3.4.2 n mòn khô 66

3.5 Khu ch tán 68

3.6 C y ion 69

3.6.1 M u 69

3.6.2 Thi t b c y ion 71

3.6.3 M t n dùng cho c y ion 72

3.6.4 nhi t 72

3.7.1 M u 72

3.7.2 Làm s ch phi n và t y l p Oxit t nhiên 73

3.7.2 Nhi t ng h c quá trình Epitaxy pha h i 73

3.7.3 Pha t p 75

3.7.4 Khuy t t t trong l p Epitaxy 75

3.7.5 Epitaxy GaAs 76

3.7.6 Epitaxy chùm phân t 77

3.8 Các ph ng pháp t o màng m ng: Bay h i, phún x 81

3.8.1 M u 81

3.8.2 Bay h i trong chân không 82

3.8.3 Phún x 91

3.9 K t t a hóa h c pha h i CVD 96

3.9.1 M u 96

3.9.2 H CVD n gi n ch t o màng Si 96

3.9.3 Ch t o màng n môi b ng CVD áp su t khí quy n 97

3.9.4 Ch t o màng n môi và bán d n b ng CVD áp su t th p 98

3.9.6 Ch t o màng kim lo i b ng CVD 99

Ch ng 4: M T S H VI M CH C B N 101

4.1 Phân lo i vi m ch 101

4.1.1 Theo ch c n ng 101

4.1.2 Theo công ngh ch t o 101

4.1.3 Theo linh ki n c b n 101

4.1.4 Theo m c t h p 101

4.2 Các h vi m ch s 101

4.2.1 T ng quan 101

4.2.2 Các c tr ng c a các vi m ch s 102

4.2.3 H RTL (Resistor-Transistor Logic) 103

4.2.4 H DTL (Diode-Transistor Logic) 104

4.2.5 H TTL (Transistor-Transistor Logic) 104

4.2.6 H CMOS 106

4.2.7 M t s c ng 106

TÀI LI U THAM KH O 108

Hình 1.6 H s Miller xác nh m t ph ng tinh th

Vùng n ng l ng m i v t r n là khác nhau, r ng và v trí c a t ngvùng n ng l ng ph thu c vào lo i v t r n khác nhau Tùy theo tình tr ngcác m c n ng l ng có b n t chi m ch hay không, ng i ta chia ra làm 3vùng là: Vùng d n, vùng c m, và vùng hóa tr

Hình 1.7 Gi n vùng n ng l ng c a Kim lo i, ch t bán d n

và ch t n môi

Vùng d n: Có th g i là vùng d n n, t c là nh ng n t nào n m trongvùng này g i là nh ng n t t do ó các m c n ng l ng ch a cchi m ch ho c b chi m ch 1 ph n

Vùng hóa tr : Ch a nh ng n t hóa tr c a nguyên t , có m c n ng l ng

th p nh t

Vùng c m: Là vùng n m gi a vùng d n và vùng hóa tr Trong vùng này,

không t n t i m c n ng l ng mà n t có th chi m ch

Trong t ng vùng n ng l ng, các m c n ng l ng có th b chi m yhoàn toàn, m t ph n ho c b tr ng hoàn toàn

t n t mu n tham gia vào thành ph n dòng n ph i tr thành

n t t do, ngh a là nó ph i có n ng l ng nh y t vùng hóa tr , v tqua vùng c m lên vùng d n B i v y, r ng c a vùng c m là tiêu chu n phân bi t v t r n là v t li u d n n, bán d n, hay cách n Nh v y,

ng c a vùng c m càng l n thì d n càng kém, chi u r ng c a vùng c m sxác nh n ng l ng c n thi t n t b t kh i các liên k t hóa h c thamgia vào quá trình t i n n gi n, kí hi u áy vùng d n là Ec, nh c avùng hóa tr kí hi u là Ev Kho ng cách gi a Ec và Ev là vùng c m∆Eg.

1.3 Bán d n tinh khi t

Khi các n t hóa tr nh n c các n ng l ng t bên ngoài (nhi t, ánh sáng) l n, có th thoát c l c liên k t tr thành n t t do(nh y lên vùng d n) tham gia vào thành ph n dòng n Khi y trong vùnghoá tr do thi u h t n t nên xu t hi n m c n ng l ng b tr ng u ó

a t i s d n n trong vùng hoá tr Nh ng m thi u h t n t trongvùng hoá tr có th xem nh là t i y t n t i n tích d ng còn g i là l

tr ng Khác v i ion, các l tr ng có th di chuy n trong v t r n là do n tbên c nh l p y l tr ng ó và nó l i l i m t l tr ng và l tr ng này dichuy n m t cách t do theo h ng ng c v i h ng c a n t u ó cóngh a là vi c t m t liên k t ng hoá tr làm cho m t n t chuy n d i tvùng hoá tr lên vùng d n

Quá trình trên c g i là quá trình phát x c p n t - l tr ng Nh

y trong bán d n s ch, các h t d n c t o ra ch y u b i quá trình hìnhthành (phát sinh) c p n t l tr ng Trong ó, n t trong vùng d n, l

tr ng trong vùng hóa tr

Ng c l i v i quá trình phát sinh c p n t - l tr ng là quá trình tái

Hình 1.8 Quá trình phát sinh và tái h p n t , l tr ng.

tr ng thái cân b ng nhi t ng, s n t phát sinh úng b ng s n tái h p Bán d n nh v y c g i là bán d n ròng (bán d n tinh khi t)

1.4 Bán d n lo i P

Pha t p Silic v i các nguyên t hóa tr 3 nh Al, thì m i nguyên t t p

ch t hóa tr 3 thay th v trí nguyên t bán d n tinh khi t g c và t o ra liên

t ng hóa tr v i 3 nguyên t láng gi ng g n nhau nh t, còn liên k t th 4không hoàn h o và vì v y làm xu t hi n 1 l tr ng Do v y, ch c n 1 n ng

ng r t nh c ng cho phép m t n t c a liên k t ng hóa tr g n ó nchi m l tr ng và làm t các liên k t khác Các nguyên t t p ch t hóa tr 3này có xu h ng b t n t c a vùng hóa tr làm t ng l tr ng trong bán d nnên ng i ta g i là t p ch t aceptor, còn bán d n có t p ch t lo i này g i làbán d n lo i P

Hình 1.9 T p ch t aceptor trong n tinh th Si

Hình 1.10 Gi n m c n ng l ng aceptor

c n ng l ng aceptor Ea n m g n nh vùng hóa tr , b i v y ch c n

t n ng l ng nh (n ng l ng ion hóa) c ng có th làm cho n t nh y tvùng hóa tr lên các m c aceptor làm cho nguyên t t p ch t ion hóa tr thànhion âm, ng th i làm xu t hi n các l tr ng trong vùng hóa tr

1.5 Bán d n lo i N

Nguyên t Si: M i nguyên t có b n n t hoá tr g p chung v i b nnguyên t bên c nh t o thành m i liên k t ng hoá tr

nguyên t láng gi ng xung quanh và c ng liên k t y u v i nguyên t c achính nó Nên ch c n 1 n ng l ng nh c ng gi i phóng nó kh i nguyên t

Hình 1.12 Gi n m c n ng l ng donoKho ng cách t áy vùng d n n m c dono nh h n nhi u so v i

ng vùng c m Vì v y n ng l ng c n thi t n t nh y t m c dono lênvùng d n (n ng l ng ion hóa) nh h n r t nhi u n ng l ng c n thi t a

Itrôi = Itrôin+Itrôip

Ch ng 2: C U TRÚC M CH VI N T

2.1 Chuy n ti p PN

ng các bi n pháp công ngh , ng i ta t o ra c vùng chuy n ti p

PN có tính d n n t bán d n lo i P sang bán d n lo i N ây là d ng ti pxúc phi tuy n có tính d n n không i x ng theo hai chi u n áp t vào

Hình 2.1 Chuy n ti p PN

a Chuy n ti p PN tr ng thái cân b ng

Bán d n lo i P, l tr ng là h t d n a s , n t là h t d n thi u s Bán d n lo i N, n t là h t d n a s , l tr ng là h t d n thi u s Khi hìnhthành chuy n ti p PN, t i b m t ti p xúc, l tr ng s khu ch tán t bán d n Psang bán d n N, ng c l i n t s khu ch tán sang bán d n P (vì có schênh l ch v n ng nn >>npvà pp>>pn) Nh v y, t i g n b m t ti p xúcbán d n P s có nh ng ion âm c a các nguyên t acxepto ã b ion hóa, t i

n b m t ti p xúc bán d n N còn l i các ion d ng c a các dono b ion hóa

Do s khu ch tán các h t a s mà t i mi n lân c n m t ti p xúc m t c tínhtrung hòa v n Phía N tích n d ng, phía P tích n âm, hình thành

này l i cu n n t t P sang N, l tr ng t N sang P làm t ng c ng s d chchuy n c a h t d n thi u s Khi s khu ch tán x y ra mãnh li t vùng ntích âm, d ng 2 phía bán d n P, N càng r ng ra (s n tích t ng lên) và

Ekt t ng lên, dòng khu ch tán các h t a s Ikt gi m i, còn dòng cu n các h tthi u s Itr ngày càng t ng lên Cu i cùng dòng cu n các h t a s b ng dòng

cu n các h t thi u s (Ikt = Itr), t c là có bao nhiêu h t d n a t P sang N thì

có b y nhiêu h t d n c a t N sang P, chuy n ti p P-N tr ng thái cân

n

N N q

kT

= ψ

t vào chuy n ti p P-N m t tr ng n t bên ngoài làm cho tr ngthái cân b ng c a chuy n ti p P-N b phá v

n tr ng bên ngoài Eng có chi u ng c v i chi u c a n tr ngkhu ch tán Ekt thì n tr ng t ng c ng trong vùng n tích không gian s b

gi m xu ng làm cho các h t c b n s xích l i g n nhau h n v i l p ti p xúc.Xét r ng c a mi n n tích không gian: Do n c c c a n áp bên ngoài

t vào, các l tr ng trong bán d n P và n t trong bán d n N b y v phía

mi n n tích không gian, trung hoà b t các ion d ng và âm c a mi n này

do ó làm cho r ng c a mi n này h p l i n áp thu n càng l n, s h t

n a s b y v phía mi n n tích không gian càng nhi u và r ng c a

nó càng gi m nh Rõ ràng là r ng mi n n tích không gian gi m nh

ng ng v i s n tích vùng này gi m và do ó n tr ng c a nó c ng

gi m nh so v i khi cân b ng m t l ng là (Ψtx – U)

Eng cùng chi u v i Ekt làm cho n tr ng t ng c ng trong vùng ntích không gian t ng lên và ng n các h t t i c b n trong vùng tr ng xích l i

n l p ti p xúc công ngh , vì v y chi u r ng vùng n tích không gian t nglên, hàng rào th n ng c ng t ng lên m t i l ng là q(Ψtx+V) và các h t t i

b n không n ng l ng v t qua hàng rào th n ng này, d n n ssuy gi m dòng các h t t i qua chuy n ti p PN

Khi chuy n ti p PN phân c c ng c dòng các h t t i không c b n (các

n t trong mi n p, các l tr ng trong mi n n) có th chuy n d ch vào trong

mi n ti p xúc Lúc này s có 1 dòng n r t nh chuy n r i qua chuy n ti pPN; dòng n này c g i là dòng n ng c (dòng rò) c a chuy n ti p PN.Dòng này có xu h ng ti n t i 1 giá tr bão hòa nào ó, và g i là dòng bãohòa

ch tích h p u tiên (1960) c ch t o d a trên các transistor

ng c c, và r t nhi u lo i vi m ch SSI, MSI, LSI hi n nay c ng c pháttri n t nh ng m ch ban u này ng l c phát tri n các m ch IC là

ch t o các máy tính ngày càng nh h n và ch t l ng h n Các m ch l ng

c trong các máy tính hi n nay là các m ch logic TTL, ECL và m t s m chkhác, s d ng các lo i transistor NPN, các diode và các n tr khu ch tán,

th c hi n nhi u ch c n ng logic khác nhau

t trong nh ng yêu c u quan tr ng i v i t t c các m ch trên ây là cách

n gi a các linh ki n khác nhau Chúng ta s xét m t s k thu t cách ntrong các vi m ch

t l p epitaxy lo i N Các vùng N riêng r c t o ra b ng cách khuy chtán t p lo i P qua l p epitaxy n t n S m t c t v i vùng N cách ly

c bi u di n trên hình 2.2

Hình 2.2 M t c t ch rõ vùng epitaxy lo i N c bao quanh

i khu ch tán lo i PVùng N này hoàn toàn c bao quanh b i khuy ch tán lo i P, và n uchuy n ti p PN c phân c c ng c thì s cách n t t cho dòng m t chi u.Tuy nhiên, i v i tín hi u xoay chi u thì tính ch t cách n s gi m khi t n tín hi u t ng, nguyên nhân là chuy n ti p có n dung và tr kháng c a

n dung gi m khi t n s t ng

Vi c thay th vùng cách n lo i p b ng oxide sillic cho phép ti t ki m

di n tích vì nó không c n n chuy n ti p pn và do ó lo i lo i tr c vùngnghèo c a chuy n ti p Oxide là v t li u cách n t t Gi n c u trúc linh

ki n v i cách n oxide c trình bày hình 2.3

ch có giá tr gi i h n n vài ch c pF Linh ki n quan tr ng nh t trong IC

ng c c là các transistor và c u trúc m t c t c a m t transistor NPN công

su t th p c trình bày nh hình v 2.4 ây s d ng cách n oxide

Ph n tích c c c a transistor là vùng n m ngay d i Emitter n t cphun t Emitter N+ vào Baz lo i P d i tác d ng c a n áp t trên chuy n

ti p BE

Các thông s thi t k quan tr ng liên quan n dòng m t chi u, khu ch

i dòng m t chi u và n áp ánh th ng i v i ho t ng tín hi u nh thì

n s c c i, t c chuy n m ch, n dung chuy n ti p và n tr n i ti póng vai trò quan tr ng

Ta th y r ng dòng ch y th ng góc t E, qua B n C, nh ng ph i ch yngang qua l p epitaxy n ti p xúc collector Vì c n có n áp ánh th ngcao nên l p epitaxy c n có n tr su t t ng i l n, và do ó sinh ra n

tr n i ti p l n gi a vùng ho t ng d i E và ti p xúc C n tr n i ti p

nh h ng x u n tính n ng c a transistor ng th i duy trì n tr su tcao c a l p epitaxy và gi m n tr n i ti p collector, m t l p n tr su t

th p c ch t o ngay phía d i transistor L p chôn N+ ây c ch t o

tr c khi c y l p epitaxy

Trong c u trúc th c c a transistor dòng ch y t vùng tích c c ngay d iEmitter n ti p xúc Baz và Collector Nó i qua ph n silic không óng vaitrò gì cho ho t ng khu ch i, mà ng c l i, ph n silic này là n tr i

i dòng, và n tr ó c n ph i a vào mô hình tính toán transistor Quan

tr ng nh t dây là n tr Baz và Collector Dòng Baz trong m ttransistor tín hi u nh ch y t phía d i Emitter i qua vùng n tr cao c aBaz và n ti p xúc Baz nh hình 2.5

Hình 2.5 n tr Baz gi a ti p xúc Baz và vùng tích c c d i Emitter.

Có th chia quãng ng i c a dòng thành ba ph n: Ph n ngay d i

ti p xúc Baz (ra), ph n gi a ti p xúc Baz và mép Emitter (rb) và ph n d iEmitter (rc) Phân tích chi ti t ba ph n trên cho ta các giá tr n tr nh sau:

E B

BC B a

L d

x r

3

ρ

E B

EB B b

L W

d

r = ρ ;

E B

E B C

L W

d r

6

ρ

=

Trong ó: ρB là n tr su t trung bình c a mi n Baz , LE là chi u dài

a ti p xúc Baz và c ng là chi u r ng c a Emitter

ng n tr Baz là: rbb = ra + rb + rc

Thông th ng rbb có giá tr trong kho ng t 50 n 200

Có th nh n c bi u th c n tr Collector m t cách t ng t ng i

a dòng Collector c ng c chia làm 3 ph n nh hình 2.6

E epi C a

L d

X X

2 / ) ( E C

EC S b

L L

d r

+

E E

BC epi C C

L d

X X

Trong ó ρc là n tr su t l p epitaxy, ρS là n tr vuông c a l p chôn n+

n dung c a m t chuy n ti p t ng t (m t phía) P+N ho c PN+ phân

c ng c c cho b i:

2 / 1

0

0

) (

=

φ

ε ε

V

qN A

N N q

kT

= φ

t thông s liên quan ây là chi u r ng l p nghèo c cho b i:

0 ( ) 2

và vì transistor th ng nh h n nhi u so v i n tr và t n nên trong thi t

ng i ta a vào m t s l ng l n transistor Do t m quan tr ng c atransistor, quá trình ch t o vi m ch c t i u hóa cho transistor, các ph n khác ph i có kh n ng c ch t o theo cùng quy trình V i m t s ng

ng c bi t, có th c n thêm m t s khâu công ngh , nh ng t ng giá thành

t ng

Diode trong m ch tích h p có th d dàng t o t m t chuy n ti p PN

a transistor C ng các chuy n ti p ó, khi phân c c ng c có th dùng nh

t t n n tr c ch t o t v t li u lo i n ho c lo i p Có th s

ng c y ion ch t o n tr có tr s l n

a Diode

Nh ã nói trên, diode c nh n t chuy n ti p PN c a transistor

t s cách c u hình diode d a trên transistor npn c ch ra trong b ng

i ây

Th p ~ rbb Th p 5-7V Cbe ~ 0,5pF Cao ~ 70ns

Th p ~ rbb Th p 5-7V Cbe ~ 0,5pF Th p ~ 5ns

Cao ~ rbb + rcc Cao > 40V Cbe ~ 0,7pF Cao ~ 120ns

Cao ~ rbb + rcc Cao > 40V Cbe ~ 0,7pF Cao ~ 90ns

=> R = R

W L

Hình 2.7 d i ây là m t c t n tr khu ch tán nh n c t vùng khu chtán Baz

Hình 2.7 M t c t n tr khu ch tán

n chính c a các t n trong IC là di n tích n dung cho b i:

C = C0 STrong ó: C0 th ng có giá tr trong kho ng 10-4 n 10-3 pF/ m2 T

n v i n dung 1pF òi h i di n tích 104 n 103 m2 i v i IC Silic,

ây là m t di n tích l n, vì v y giá tr n dung th ng c gi i h n vài

pF Có hai lo i t n c b n là: T chuy n ti p PN và t MOS (Kim lo i –Oxide - Silic)

chuy n ti p PN là Diode di n tích l n, s d ng m t ho c hai chuy n

ti p PN c a transistor n dung l n nh t nh n c khi dùng c hai chuy n

ti p B-E và B-C m c song song nh hình 2.8 Chuy n ti p ph i luôn cphân c c ng c

t c t c a t MOS c trình bày trên hình 2.9 B n c c trên là màng

Al và b n c c d i là l p n+ khu ch tán cùng Emitter n môi là l p SiO2

y trê l p khu ch tán n+ Giá tr n dung cho b i công th c:

li u, và các vi m ch thu phát có m t tích h p cao trong l nh v c thông tin

Trong thi t k các hàm lôgíc trong các vi m ch CMOS s d ng c hai

lo i transistor PMOS và NMOS

Hai c tính c b n c a các linh ki n c ch t o b ng công nghCMOS là có mi n nhi u cao và tiêu th n ng l ng tr ng thái t nh r t

th p Các vi m ch CMOS ch tiêu th n ng l ng m t cách áng k khi cáctransistor bên trong nó chuy n i gi a các tr ng thái óng (ON) và m(OFF) K t qu là các thi t b CMOS ít tiêu th n ng l ng và t o ra ít nhi t

n so v i các lo i m ch lôgíc khác nh m ch transistor-transistor logic(TTL) CMOS c ng cho phép tích h p các hàm lôgíc v i m t cao trên chíp

Công ngh CMOS u tiên là công ngh PMOS n u nh ng n m 1970,công ngh NMOS chi m u th do linh ng c a n t cao h n So v icông ngh l ng c c thì công ngh CMOS có giá thành th p h n (vì s d ng

ít m t n quang h n) ng th i l i có m t t h p l n (1000-20.000ng/chip) Nh ng nó l i có nh c m là t c ch m h n

a, b,

2.3.2 Quá trình ch t o

Hình 2.11 L c quy trình ch t o m ch CMOSCông ngh CMOS c s d ng r ng rãi cho các m ch s và các b ccông ngh c t i u hóa có m t t h p r t cao Các linh ki n MOSkhông òi h i công ngh khu ch tán ho c oxy hóa riêng cách n gi achúng Các vùng tích c c c cách n v i nhau b i các chuy n ti p P-N

ph n c u ng c c a b n thân các linh ki n Trên th c t , các m ch MOS tiên

ti n th ng s d ng l p oxide dày ho c các vùng b o v c y ion lo i n+ ho cp+ c i thi n tính n ng c a m ch Mât t h p cao c a m ch MOS c ng

là nh các m ch s c u t o hoàn toàn t các transistor MOS mà không c n s

ng các n tr khu ch tán, th ng chi m nhi u di n tích h n b n thântransistor Dòng n trong m ch MOS u ch y trong l p r t m ng trên b

t bán d n, do v y không c n thi t ph i có l p chuy n ti p khu ch tán sâu

và không c n l p chôn n+ V nguyên t c c ng không c n n quá trình

epitaxy i v i công ngh MOS, c y ion là công n quan trong nh t, c

bi t là hi u ch nh n áp ng ng c a linh ki n

M ch CMOS s d ng c hai lo i MOSFET kênh p và kênh n ch t o chai lo i linh ki n trên cùng m t phi n c n ph i t o gi ng hay ng có lo i d ntrái d u v i lo i d n c a

2.3.3 Ch t o gi ng

Có ba c u hình gi ng nh c miêu t trên hình 2.12 Trên hình 2.12a

t li u ban u là silic lo i n, gi ng p c ch t o th ng b ng ph ng pháp

y ion k t h p khu ch tán vào MOSFET kênh p c ch t o trên g c lo i

n còn MOSFET kênh n c ch t o trên gi ng lo i p N u v t li u xu t phát

là silic lo i p, c n t o gi ng n b ng c y ion và khu ch tán nh trên hình 2.12b

ng có th ch t o hai gi ng riêng bi t, m t lo i n, m t lo i p, trong l pepitaxy có iên tr su t r t cao c c y trên n+ nh c ch ra trên hình2.12c Tuy quy trình ch t o gi ng ôi ph c t p h n nh ng nó cho phép linh

ho t h n trong thi t k và t i u hóa các linh ki n lo i p và lo i n

(a) Gi ng ôi trong n tr su t cao

(b)Gi ng n trong p

(c)Gi ng p trong nHình 2.12 M t c t c u hình gi ng c a CMOS

Các th h m ch MOS u tiên s d ng n c c c ng nhôm, v i màngnhôm c ph trên c ng sau khi công n khu ch tán ngu n và máng k tthúc Nh c m c a cách làm này là r t khó trùng kh p chính xác m t nquang c a n c c c ng v i các vùng ngu n và máng ã c ch t o tr c

ó, d n n c c c ng không ph lên vùng khu ch tán ngu n ho c vùngkhu ch tán máng Ng c l i, n u c c c ng ph lên quá nhi u s gây ra ndung ký sinh gi a c ng v i ngu n ho c máng, nh h ng x u n ho t ông

a linh ki n Ng i ta ã thay th nhôm b ng silic a tinh th t o n c c

ng t trùng kh p làm c vi c này, ng i ta k t t a l p silic a tinh

th tr c khi ch t o các vùng ngu n và máng L p silic a tinh th óng vaitrò nh m t n cho vùng kênh, và vì silic a tinh th có th ch u c nhi t

cao, nên nó không b phá h y trong quá trình khu ch tán và sau khu ch tán.

i cách làm nh v y, ngu n và máng trùng kh p m t cách chính xác v i

ng silic a tinh th Các kim lo i khó nóng ch y nh W và MO c ng ã

c s d ng cho m c ích này V t li u s d ng cho c c c ng s nh h ng

n n áp ng ng thông qua hi u công thoát, u này c n ph i c tính

n khi xác nh n áp ng ng cho các tranzitor MOS kênh n và kênh p

Ch t l ng ho t ng c a m ch CMOS ph thu c r t nhi u vào n áp

ng ng VT Trong tr ng h p m ch CMOS c n ph i kh ng ch hai n áp

ng ng, m t có giá tr d ng, m t có giá tr âm thì có th u khi n chínhxác VT b ng c y ion.Th ng c y ion c th c hi n xuyên qua l p oxide

ng tr c khi ph l p poly-Silic c c c ng

- D ch t o l p SiO2 có ch t l ng cao, th ng hóa b m t, r t thu n l itrong công ngh

Tuy nhiên : Không ch t o c các linh ki n phát quang, linh ng c a

t t i nh h n so v i GaAs.

Các công n c a quy trình ch t o phi n bán d n bao g m :

- Ch t o silic a tinh th t v t li u ban u (SiO2)

- Nuôi n tinh th

- C a, c t, mài và ánh bóng b m t phi n bán d n

3.1.2 Ch t o Silic a tinh th

t li u ban u t o phi n bán d n là cát c làm s ch t o th chanh (SiO2) Sau ó, th ch anh c cho vào lò n cùng các lo i than khácnhau (nh : Than á, than c c, than c i) th c hi n oxi hóa kh kh SiO2.Các ph n ng x y ra trong lò, ph n ng t ng h p s là:

Silic thu c sau ph n ng g i là Silic luy n kim, s ch không cao

Làm s ch Silic luy n kim b ng ph n ng chlo-hóa:

n ph m SiHCl3 (trichlorosilane) c hóa l ng nhi t phòng,

m sôi: 32oC và ch ng c t lo i b các t p ch t

Làm s ch SiHCl3 b ng các công ngh hóa h c nh ch ng c t tách,chi t nh n Si có s ch cao, SiHCl3 c n c làm s ch v i các t p ch t

th a mãn : 0,3.10-7%B; 1,5.10-70%P; 0,005.10-70%As; 5.10-7%C a tinh th Sithu c có s ch r t cao

Hoàn nguyên SiHCl3 i H2theo ph n ng :

Silic thu c có s ch cao, yêu c u n ng t p ch t Cacbon nh

n c ppm (part per million); các t p ch t khác nh h n c ppb (part perbillion)

Thông th ng ng i ta ti n hành nuôi n tinh th silic t Si a tinh th

ng 2 ph ng pháp chính là CZ ( Czochralski) và luy n vùng (floating zone– Fz)

ây là ph ng pháp ch t o ph n l n các tinh th mà t ó ng i ta c tthành các phi n bán d n Ph ng pháp Czochralski th c ch t là k t tinh t

ng nóng ch y V t li u dùng nuôi n tinh th Silic là Silic a tinh th(polisiicon) s ch n t , nh n c qua tinh th cát th ch anh(SiO2) n

Nh ng nguyên t t p ch t, ch ng h n nh Bo ho c Photpho có th c thêmvào bán d n ang tan ch y Hình 3.2 bi u di n s c a quá trình nuôiCrochralski và th i silic c hình thành trong quá trình này

(b)Hình 3.2 Mô hình b kéo tinh th (a)

ch c ki m tra trên mi ng silic và sau ó c tách thành

nh ng chíp riêng bi t (b).

Hình 3.3 là s thi t b nuôi tinh th b ng ph ng pháp Czochralski

Hình 3.3 S thi t b nuôi tinh th b ng ph ng pháp Czochralski

m n tinh th có h ng xác nh c c g n v i tr c quay vànhúng vào a tinh th silic nóng ch y, ng th i quay liên t c

i vùng ti p xúc gi a m m n tinh th ,m m tinh th và Si a tinh thnóng ch y, ng i ta làm l nh n nhi t ông c (1690K) và k t tinh úng

Trong ph ng pháp luy n vùng, a tinh th silic c làm nóng ch y

ng h quang u ti p xúc v i m m tinh th và làm l nh n nhi t ông

c c a silic n tinh th Si t o ra c quay và kéo xu ng v i v n t c xác

nh Các b c ti p theo hoàn toàn t ng t nh ph ng pháp Cz

Hình 3.5 H nuôi n tinh th silic b ng ph ng pháp Fz

Nh n xét:

1 Tinh th nuôi t Fz s ch h n nuôi t Cz ( nhi m các t o ch t Oxy, C,

B và nhi u kim lo i khác t n i nung th ch anh) Vì v y ph ng pháp FZ

c dùng ch t o các n tinh th có s ch cao, có n tr su t c

10-200 cm.Tinh th nuôi t Fz th ng dùng ch t o thysistor, diode ch nh

u công su t cao, các detector h ng ngo i c n s ch siêu cao

2 Nh c m c a ph ng pháp nóng ch y vùng là giá thành cao vàkhông ch t o c tinh th có ng kính l n nh ph ng pháp CZ, ph ngpháp FZ ch ch t o c tinh th có ng kính c 100mm Ngoài ra, m t

nh c m khác c a k thu t nóng ch y vùng là khó pha t p m t cách ngu

3.1.4 Ch t o phi n bán d n

Sau khi nuôi c th i bán d n n tinh th c n xác nh các h ngtinh th , làm các vát chu n chính và vát chu n ph ( nh h ng tinh th ).Sau khi mài vát, th i c nhúng vào dung d ch n mòn hóa t y b sai

ng do mài c khí gây ra M i nhà s n xu t s d ng h n h p riêng c a h ,

nh ng thông th ng là trên c s h HF-HNO3 Sau ó, th i c c a, c tthành phi n, ây là b c h t s c quan tr ng vì nó quy t nh ph ng c aphi n

Hình 3.6 Phi n bán d n Si

Cu i cùng phi n Si c ki m tra, xác nh các thông s nh n tr

su t b m t, ng kính, b dày… sau ó phân lo i, óng h p và a n n i

t, s s n sinh và duy trì các h t trong phòng c gi m n t i thi u và các

i

Hình 3.7 So sánh ng kính s i tóc và h t b i trong phòng s ch Các tiêu chu n v phòng s ch l n u tiên c a ra vào n m 1963 , và hi n nay ã tr thành các tiêu chu n chung cho th gi i ó là các tiêuchu n quy nh l ng h t b i trong m t n v th tích không khí Ng i tachia thành các t m kích c b i và lo i phòng c xác nh b i s h t b i cókích th c l n h n 0,5 m trên m t th tích là 1 foot kh i ( ft3 ) không khítrong phòng

Các gi i h n hàm l ng b i trong tiêu chu n ISO:

Theo T ch c Tiêu chu n Qu c t (International Standards Organization

- ISO) thì các lo i phòng s ch c phân lo i theo t ng c p phòng s ch nh

ng 3.1 Các gi i h n hàm l ng b i trong tiêu chu n ISO 14644-1

i sinh ra trong các ho t ng trong phòng, ch không ch là con s c nh

a phòng Vì v y, các tiêu chu n c a phòng, luôn òi h i các h th ng làm

ch liên hoàn và còn quy nh v quy mô phòng và s ng i, s ho t ng

Hình 3.8 Phòng s ch ki u “thông h i h n lo n”

Ng i ta g i là "thông h i h n lo n" là do không khi di chuy n m tcách ng u nhiên và h n lo n trong phòng nh h th ng khu ch tán (hình 3.9a)

ho c nh h th ng "phun" (hình 3.9b)