1. Trang chủ
  2. » Cao đẳng - Đại học

kỹ thuật chế tạo vi mạch

22 2,3K 1
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 22
Dung lượng 1,41 MB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

KỸ THUẬT CHẾ TẠO VI MẠCHPROCESS INTEGRATION: MOS & BIPOLAR  Giảng Viên: Cô Hồ Thị Ngọc Diễm  Nhóm Sinh Viên Thực Hiện: TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN KHOA KỸ THUẬT MÁY TÍNH... Quy

Trang 1

KỸ THUẬT CHẾ TẠO VI MẠCH

PROCESS INTEGRATION: MOS & BIPOLAR

 Giảng Viên: Cô Hồ Thị Ngọc Diễm

 Nhóm Sinh Viên Thực Hiện:

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN

KHOA KỸ THUẬT MÁY TÍNH

Trang 3

Transistor Theo Công Nghệ MOS

 MOS hay còn gọi là MOSFET, viết tắt của "Metal-Oxide Semiconductor Field-Effect

Transistor"

Trang 4

Transistor Theo Công Nghệ BJT

 Bipolar junction transistor

Trang 5

So Sánh Hai Công Nghệ MOS Và Bipolar

Transistor

Hiệu điện thế Điện năng

Trang 6

Quy trình chế tạo Transistor CMOS

 Giai đoạn 1: Tạo giếng loại N hoặc P tùy vào chất nền, ở đây ta chọn chất nền là loại P Với chất nền loại N thì tương tự chất nền loại P.

 Giai đoạn 2: Tạo vùng cho NMOS, vùng cho PMOS đã được tạo

Trang 7

Quy trình chế tạo Transistor CMOS

Giai đo n t o N-Well ạn tạo N-Well ạn tạo N-Well

Trang 8

Quy trình chế tạo Transistor CMOS

Giai đo n t o vùng cho NMOS và PMOS ạn tạo N-Well ạn tạo N-Well

Trang 9

Quy trình chế tạo Transistor CMOS

Giai đo n t o c c Gate cho NMOS và PMOS ạn tạo N-Well ạn tạo N-Well ực Gate cho NMOS và PMOS

Trang 10

Quy trình chế tạo Transistor CMOS

Giai đo n t o c c Source, Drain cho NMOS ạn tạo N-Well ạn tạo N-Well ực Gate cho NMOS và PMOS

Trang 11

Quy trình chế tạo Transistor CMOS

Giai đo n t o c c Source, Drain cho PMOS ạn tạo N-Well ạn tạo N-Well ực Gate cho NMOS và PMOS

Trang 12

Quy trình chế tạo Transistor CMOS

Giai đo n t o Contact cho NMOS và PMOS ạn tạo N-Well ạn tạo N-Well

Trang 13

Quy trình chế tạo Transistor CMOS

Giai đo n t o các đ ạn tạo N-Well ạn tạo N-Well ường Metal cho NMOS và PMOS ng Metal cho NMOS và PMOS

Trang 14

BJT Processing

1 Implantation of the buried n+ layer

2 Growth of the epitaxial layer

3 p+ isolation diffusion

4 Emitter n+ diffusion

8 Metal deposition and etching

6 lặp lại quá trình bước 4

7 Contact etching

5 Base p-type diffusion

Trang 15

1 Implantation of the buried n+ layer

p-substrate

Trang 16

2 Growth of the epitaxial layer

- Tạo ra khu vực collector trong BJT

Trang 17

3 p+ isolation diffusion

- Mục đích của bước này là chúng ta cô lập BJT npn bằng cách khuếch tán p++.

Trang 18

4 Emitter n+ diffusion

- Bước này nó sẽ tạo nên Emitter của BJT npn.

Trang 19

5 Base p-type diffusion

- Cung cấp cho chúng ta cái nền loại p trong BJT npn.

Trang 20

6 Lặp lại quá trình ở bước 4

Trang 21

7 Contact etching

Trang 22

8.Metal deposition and etching

- Trong bước này các lớp kim loại sẽ được đưa lên trên bề mặt wafer

và sẽ được loại bỏ ở những nơi không cần thiết.

Ngày đăng: 22/05/2014, 23:32

TỪ KHÓA LIÊN QUAN

w