Bài giảng kỹ thuật vi điện tử

Bài giảng kỹ thuật vi điện tử

ĐẠI HỌC CÔNG NGHỆ THÔNG TIN VÀ TRUYỀN THÔNG

KHOA CÔNG NGHỆ ĐIỆN TỬ VÀ TRUYỀN THÔNG

BÀI GIẢNG :

KỸ THUẬT VI ĐIỆN TỬ ( Tài liệu lưu hành nội bộ)

Mục Lục

Chương I: Cơ Sở Vật Lý 4

1.1 Cấu trúc mạng tinh thể 4

1.2 Mặt phẳng tinh thể và chỉ số Miller 5

1.3 Giản đồ pha và độ hòa tan rắn 7

1.4 Cấu trúc vùng năng lượng chất bán dẫn 9

1.5 Bán dẫn thuần 10

1.6 Bán dẫn loại P- Tạp chất nhận ( Acceptor) 12

1.7 Chất bán dẫn loại N- Tạp chất cho (Donor) 13

1.8 Độ dẫn điện của chất bán dẫn 13

Chương II : Cấu Trúc Mạch Vi Điện Tử 16

2.1 Chuyển tiếp PN 16

2.1.1 Chuyển tiếp PN ở trạng thái cân bằng 16

2.1.2 Chuyển tiếp PN khi được phân cực thuận 17

2.1.3.Chuyển tiếp PN khi được phân cực ngược 17

2.2 Công nghệ lưỡng cực: 18

2.2.1 Cách điện bằng chuyển tiếp PN 18

2.2.2 Cách điện bằng Oxide 19

2.3 Quá trình công nghệ lưỡng cực 81

2 Tran itor lưỡng cực NPN 20

2 .1.Cấu trúc mặt cắt Transistor NPN 20

2 .2.Điện trở Ba ơ 21

2 .3 Điện trở Collector 21

2.4.4 Điện dung chuyển tiếp một phía PN 22

2.5 Diode 23

2.6.Diode Schottky 24

2 Đi n Trở 25

2.8 Tụ điện 27

2.9 Tranzitor PNP 23

2.10 Công nghệ CMOS 28

2.10.1 Mở đầu 28

2.10.2 Tran itor tăng cư ng n-MOS 30

2.10.3 Tran itor tăng cư ng p-MOS 30

2.10 .Quy trình chế tạo 31

2.10.5 Điện cực cổng 33

Chương III: Công nghệ chế tạo Mạch vi điện tử 34

3.1 Chế tạo phiến bán dẫn 35

3.2 Chế tạo Silic đa tinh thể 36

3.3 Chế tạo Silic đơn tinh thể 36

3.5 O y h a nhiệt 39

3.5.1 Thiết b o y h a 39

3.5.2 O y h a khô 40

3.5.3.O y h a m 41

3.6.Quang khắc 42

3.6.1 Phòng sạch 42

3.6.2 Khái niệm và cấu trúc hệ quang khắc 43

3.6.2.1 Khái niệm 43

3.6.2.2 Cấu trúc hệ thống quang khắc 44

3.6.3 Quá trình truyền hình ảnh 46

3.6 Các kỹ thuật tăng độ phân giải 47

3.6.5 Các giai đoạn trong quá trình quang khắc 50

3 Ăn mòn 54

3 .1 Ăn mòn ướt 54

3 .1.1 Ăn mòn silic 55

3 .1.2 Ăn mòn dio ide silic 55

3 .1.3 Ăn mòn nhôm 56

3 .2 Ăn mòn khô 56

3 .2.1 Ăn mòn Plasma 56

3.8 Epitaxy 58

3.8.1 Mở đầu 58

3.8.2 Làm sạch phiến và t y lớp o ide tự nhi n 58

3.8.3 Quá trình epita y pha hơi 59

3.8.4 Epitaxy GaAS 60

3.9 Khuếch tán 61

3.9.1 Mở đầu 61

3.9.2 Các mô hình khuếch tán nguy n tử 62

3.9.3 Hệ số khuếch tán của các tạp chất thông dụng 63

3.10 Cấy ion 69

3.10.1 Mở đầu 69

3.10.2 Thiết b cấy ion 70

3.10.3 Hiệu ứng mất trất tự và ủ nhiệt 71

3.10.3.1 Mất trật tự 71

3.10.3.2 Ủ nhiệt 71

3.11 Các phương pháp tạo màng mỏng 72

3.11.1 Mục đích và y u cầu 72

3.11.2 Bay hơi trong chân không 73

3.11.3 Thăng hoa và bay hơi 73

3.11 Các kỹ thuật đốt chén nung 74

3.11.5 Phún ạ 76

3.11.5.1 Vật lý quá trình phún ạ 77

3.12 Kết tủa h a học pha hơi (DVC) 78

3.12.1 Hệ VCD đơn giản để chế tạo màng silic 78

3.11.2 Chế tạo màng điện môi băng CVD áp suất khí quyển APCVD 79

Chương IV: Một số họ vi mạch cơ bản 82

1 Phân loại vi mạch 82

1.1 Phân loại theo chức năng 82

1.2.Phân loại theo công nghệ chế tạo 82

1.3 Phân loại theo linh kiện cơ bản 82

1 Phân loại theo mức độ tích hợp 82

2 Các họ vi mạch số 82

2.1 Tổng quan 82

2.2 Họ logic RTL (Resistor-Transistor- Logic) 83

2.3 Họ logic DTL ( Diode- Transistor- Logic) 84

2 Họ logic TTL ( Transistor- Transistor- Logic) 84

3 Các họ vi mạch CMOS 85

3.1 Cổng NOT 85

Chương I: Cơ Sở Vật Lý 1.1 Cấu trúc mạng tinh thể

Trong tinh thể các nguy n tử sắp ếp theo một trật tự tuần hoàn Cấu trúc tinh thể nhỏ nhất được lặp lại mang đầy đủ thông tin của một tinh thể gọi là ô mạng cơ sở Cấu trúc ô cơ sở trong mỗi nguy n tử là hoàn toàn khác nhau và

nó quyết đ nh n n tính chất vật lý cho nguyên tử đ Ta c một số dạng cấu trúc ô mạng cơ sở như sau:

+ Ô lập phương đơn giản

Gồm c 8 nguy n tử ở 8 đỉnh của hình lập phương

Hình 1.1 Ô lập phương đơn giản + Ô lập phương tâm khối

Gồm c 8 nguy n tử ở 8 đỉnh và 1 nguy n tử ở tâm hình lập phương

Hình 1.2 Ô lập phương tâm khối + Ô lập phương tâm mặt

Bao gồm 8 nguy n tử ở 8 đỉnh và 6 nguy n tử ở tâm 6 mặt

Hình 1.3 Ô lập phương tâm mặt

Hình dạng cấu trúc mạng tinh thể quyết đ nh n n tính chất vật lý của chất rắn Kim cương và than chì đều được cấu tạo từ các nguy n tử các bon, nhưng kim cương rất cứng ngược lại than chì rất mềm là vì chúng c cấu trúc mạng tinh thể khác nhau

x y

z

Hinh 1.6 Một loại ô đơn vị trong trường hợp 3 chiều

Một loại ô đơn v 3 chiều được biễu diễn trong hình 1.6 Mối quan hệ

giữa ô này và mạng được đặc trưng bởi 3 vectơ x, y và z Ba vectơ này không

cần thiết phải vuông g c nhau và c thể bằng nhau hoặc không bằng nhau về

độ dài Mỗi điểm mạng trong mạng 3 chiều c thể tìm được bằng cách dùng vectơ:

x

2y 1z

+ Quy đồng mẫu số của ba phân số này: (2/6; 3/6; 6/6)

Những chữ số ở tử sẽ là những chỉ số biễu diễn mặt phẳng mạng, nghĩa

là chúng ta c mặt phẳng (2,3,6) Những chữ số này cũng được gọi là chỉ số Miller Chúng ta sẽ gọi mặt phẳng trong trư ng hợp tổng quát là (hkl)

Kết luận: Những mặt phẳng song song với mặt phẳng trong (hình 1.7)

sẽ c cùng chỉ số Miller là (2,3,6) Như vậy, các mặt phẳng song song nhau hoàn toàn tương đương nhau

Hình 1.8:Chỉ số Miller trong các mặt phẳng

Ba mặt phẳng thư ng được ét trong tinh thể lập phương được biễu diễn trong hình 1.8 Mặt phẳng trong hình 1.8a song song với những trục y và vì

vậy giao điểm là p=1, q=∞ và s=∞ Lấy ngh ch đảo, chúng ta thu được chỉ số

Miller là (1, 0, 0), vì vậy mặt phẳng được biễu diễn trong hình 1.8a là mặt phẳng (100) Một lần nữa, bất kì mặt phẳng nào song song với mặt phẳng được biểu diễn trong hình 1.8a

1.3 Giản đồ pha và độ hòa tan rắn

Hầu hết vật liệu mà ta cần quan tâm ở đây không phải là thuần khiết nguy n tố mà là hỗn hợp vật liệu Ngay cả silic cũng thư ng được sử dụng ở trạng thái không tinh khiết, thư ng chứa tạp chất để c tính chất dẫn điện mong muốn Một cách rất thuận tiện để mô tả tính chất của hỗn hợp vật liệu

là giản đồ pha Giản đồ hai nguy n chỉ rõ các vùng (miền) ổn đ nh của hỗn hợp, hai vật liệu phụ thuộc thành phần phần trăm vật liệu và nhiệt độ Giản đồ pha cũng c thể phụ thuộc vào áp suất, tuy nhi n ở đây ta chỉ ét ở điều kiện

1 atm

Hình 1.9 là giản đồ pha của hệ Ge-Si một hệ thuộc loại đơn giản nhất

Có hai đư ng đặc trưng tr n đồ th Đư ng tr n là đư ng pha lỏng (L), cho biết nhiệt độ tại đ một hỗn hợp cho trước ở trạng thái lỏng hoàn toàn Đư ng dưới là đư ng rắn (S) cho biết nhiệt độ tại đ hỗn hợp hoàn toàn đ ng rắn Giữa hai đư ng L và S là miền chứa cả hỗn hợp lỏng và rắn Thành phần của dung d ch n ng chảy c thể dễ dàng ác đ nh từ giản đồ Nếu hỗn hợp rắn

c cùng nồng độ nguy n tử Ge và Si được đốt n ng từ nhiệt độ phòng thì n

sẽ bắt đầu n ng chảy ở nhiệt độ 1108°C Giả thiết quá trình đốt n ng đủ chậm

để hệ luôn ở cân bằng nhiệt động Giữa hai đư ng L và S, nồng độ dung d ch

n ng chảy được ác đ nh tại giao điểm của L với nhiệt độ Thí dụ, tại 1150°C thành phần của dung d ch n ng chảy bao gồm 22% nguy n tử silic Thành phần dung d ch rắn được ác đ nh tại giao điểm của đư ng S với nhiệt độ Trong thí dụ tr n dung d ch rắn chứa 58% nguy n tử silic Lượng chất rắn sẽ

n ng chảy c thể tính được với việc sử dụng các giá tr này Khi nhiệt độ tăng thành phần dung d ch n ng chảy d ch về giá tr gốc, còn nồng độ chất rắn tiến gần đến silic tinh khiết Khi nhiệt độ đạt đến đư ng L, toàn bộ hỗn hợp n ng chảy Với hỗn hợp 50% ban đầu, điều này ảy ra tại khoảng 12 2°C Khi làm nguội các quá trình tương tự ảy ra Trong cả hai trư ng hợp, cần giữ nhiệt trong pha rắn kh hơn nhiều trong pha lỏng

Thí dụ: Hãy tính tỉ phần n ng chảy của hỗn hợp 50% tại nhiệt độ

11500

C

Bài giải: Gọi tỷ phần n ng chảy của hỗn hợp là Như vậy tỉ phần rắn là (1- ) Phần silic n ng chảy cộng với phần silic rắn là 0,5 là lượng silic trong hỗn hợp Ta c

0,5= 0,22x + 0,58(1-x)

0,36 =0,08 → =0,22

Như vậy 22% hỗn hợp n ng chảy, 8% hỗn hợp rắn

Độ hòa tan rắn: Nồng độ lớn nhất của một tạp chất c thể hòa tan trong

một vật liệu khác dưới điều kiện cân bằng được gọi là độ hòa tan rắn

1.4 Cấu trúc vùng năng lượng chất bán dẫn

Mô hình vùng năng lượng trong chất bán dẫn đưa ra một quan điểm rõ ràng hơn về quá trình phát sinh cặp điện tử-lỗ trống và sự điều chỉnh nồng độ các hạt tải điện bằng các tạp chất Ngư i ta chia ra làm 3 vùng là : Vùng dẫn, vùng cấm, và vùng h a tr

Vùng h a tr

Vùng dẫnEc

Ev

ΔEg =Dải năng lượng vùng cấmE

Hình 1.10: Mô hình vùng năng lượng trong chất bán dẫn

• Vùng dẫn: Là vùng c năng lượng cao nhất, là vùng mà các điện tử sẽ linh

động như các điện tử tự do và điện tử ở vùng này sẽ là điện tử dẫn, nghĩa là chất c khả năng dẫn điện khi c các điện tử nằm tr n vùng dẫn Tính dẫn điện tăng khi mật độ điện tử nằm tr n vùng dẫn tăng

• Vùng cấm: Là vùng nằm giữa vùng dẫn và vùng h a tr Không c mức

năng lượng nào n n do đ điện tử không thể tồn tại tr n vùng cấm

• Vùng hóa trị: Là vùng c năng lượng thấp nhất theo thang năng lượng, là

vùng mà điện tử b li n kết mạnh với nguy n tử và không linh động Một điện

tử muốn tham gia vào thành phần dòng điện thì n phải trở thành điện tử tự

do Nghĩa là n phải c đủ năng lượng để nhảy từ vùng h a tr vượt qua vùng cấm l n đến vùng dẫn

Mức năng lượng EV tương ứng với đỉnh của vùng h a tr và tượng trưng cho mức năng lượng c thể cho phép cao nhất của một điện tử h a tr

Mức năng lượng EC tương ứng với đáy của vùng dẫn và tượng trưng cho mức năng lượng của các điện tử c thể c được thấp nhất trong vùng dẫn Mặc dù là li n tục nhưng thực tế, các vùng năng lượng bao gồm một số lượng rất lớn các mức năng lượng r i rạc c khoảng cách sít nhau Các điện tử

không được phép nhận các giá tr năng lượng nằm giữa EC và EV Sự ch nh

lệch giữa hai mức E và E được gọi là mức năng lượng vùng cấm E ta có:

• Sự phát sinh cặp điện tử-lỗ trống ở bán dẫn nguyên chất

Vùng h a tr

Vùng dẫn

Lỗ trống

Hình 1.11: Sự hình thành cặp điện tử lỗ trống bằng kích thích nhiệt

Khi bán dẫn Silic ở nhiệt độ thấp thì các trạng thái năng lượng ở vùng

h a tr hoàn toàn được điền đầy các điện tử, và các trạng thái vùng dẫn là hoàn toàn trống Chất bán dẫn trong trư ng hợp này sẽ không c dòng dẫn khi

c điện trư ng đặt vào, không c các điện tử tự do trong vùng dẫn và không

c các lỗ trống tồn tại trong vùng h a tr điền đầy hoàn toàn để tạo ra dòng điện

Khi nhiệt độ tăng l n đến một nhiệt độ thích hợp, năng lượng nhiệt sẽ được bổ sung vào mạng tinh thể, một vài điện tử nhận được đủ năng lượng cần thiết vượt quá mức năng lượng của độ rộng vùng cấm và sẽ nhảy từ vùng

h a tr vào vùng dẫn Khi một điện tử nhảy từ vùng h a tr l n vùng cấm n

sẻ trở thành điện tử tự do Khi ấy tại vùng h a tr sẽ để lại một lỗ trống Như vậy mỗi điện tử nhảy qua vùng cấm sẽ tạo ra một cặp điện tử - lỗ trống Tình trạng phát sinh cặp điện tử lỗ trống này được thể hiện như hình 1.11

1.5 Bán dẫn thuần

Hai chất bán dẫn thuần điển hình là Ge và Si thuộc nh m IV bảng hệ thống tuần hoàn Mendeleev Chúng c đặc điểm chung là ở lớp ngoài cùng đều c bốn điện tử h a tr Ta ét nguy n tử Si trong mạng tinh thể

Khi vật liệu Si được chế tạo thành mạng tinh thể thì từ trạng thái sắp

ếp lộn ộn chúng trở thành trạng thái hoàn toàn trật tự Khi đ khoảng cách giữa các nguy n tử cách đều nhau

Bốn điện tử lớp ngoài cùng của một nguy n tử không những ch u sự ràng buộc với hạt nhân của chính nguy n tử đ mà còn li n kết với bốn nguy n tử đứng cạnh n , hai nguy n tử đứng cạnh nhau c một cặp điện tử góp chung

Hình 1.12 Bán dẫn thuần

Mỗi một điện tử g p chung vừa chuyển động ung quanh hạt nhân của

n vừa chuyển động tr n quỹ đạo của điện tử ghép chung Sự li n kết này được gọi là li n kết đồng h a tr

Ở nhiệt độ ác đ nh, do chuyển động nhiệt, một số điện tử g p chung

dễ dàng tách khỏi mối li n kết với hạt nhân để trở thành điện tử tự do, đ là

hạt dẫn điện tử

Khi một điện tử tách ra để trở thành điện tử tự do thì để lại một li n kết

b khuyết (lỗ trống) Khi đ các điện tử g p chung dễ dàng b rơi vào lỗ trống

đ tạo thành sự d ch chuyển của các điện tử g p chung Sự d ch chuyển này giống như sự d ch chuyển của các điện tích dương, đ là sự d ch chuyển của

lỗ trống

Như vậy, lỗ trống cũng là loại hạt mang điện Khi đặt một điện trư ng

l n vật liệu bán dẫn thì uất hiện hai thành phần dòng điện chạy qua n : thành phần dòng điện do các điện tử tự do chuyển động c hướng và thành

phần dòng điện lỗ trống do điện tử g p chung d ch lấp lỗ trống Điện tử tự do

mang điện âm, lỗ trống mang điện dương

Các điện tử chuyển động ngược chiều với véc tơ cư ng độ điện trư ng còn các lỗ trống thì chuyển động cùng chiều tạo n n dòng điện trong chất bán dẫn

Trong chất bán dẫn thuần, sự hình thành điện tử tự do luôn đi đôi với việc phát sinh ra một lỗ trống Nếu ký hiệu ni và pilà nồng độ điện tử và lỗ trống tưng ứng trong chất bán dẫn thuần thì luôn luôn tồn tại sự cân bằng

T: Nhiệt độ tuyệt đối ( 0

1.6 Bán dẫn loại P- Tạp chất nhận ( Acceptor)

Hình 1.12 Bán dẫn loại P

Trong trư ng hợp đưa tạp chất c h a tr 3 ( tức là c 3 điện tư ở lớp ngoài cùng), ví dụ như B-Bo (Boron), hoặc In-Indi (Indium), hoặc Al-nhôm vào trong mạng tinh thể của nguy n tử Si Khi đ trong mạng tinh thể, một số nguy n tử Ga sẽ thay thế v trong một số nguy n tử Si, ba điện tử hoá tr của

Ga sẽ tham gia vào ba mối li n kết với ba nguy n tử Si b n cạnh, còn mối

li n kết với nguy n tử Si thứ tư b thiếu một điện tử được coi như một lỗ trống Các mối li n kết b thiếu một điện tử này dễ dàng được lấp đầy bởi một điện tử được bắn ra từ các mối li n kết b n cạnh b phá vỡ, khi ấy tại li n kết

b phá vỡ mất đi điện tử tạo thành lỗ trống.Tạp chất để tạo n n hiệu ứng này

c t n là tạp chất nhận ( Acceptor) Như vậy lỗ trống c thể di chuyển được,

tạo thành dòng điện Khi nhiệt độ tăng l n số mối li n kết b phá vỡ càng nhiều làm cho số lượng điện tử tự do và lỗ trống tăng Nhưng ở bán dẫn c

pha th m các tạp chất thuộc nh m III thì số lượng các lỗ trống bao gi cũng lớn hơn số lượng các điện tử tự do

* Như vậy:

Vật liệu bán dẫn mà dẫn uất được thực hiện chủ yếu bằng các lỗ trống gọi là chất bán dẫn tạp loại P Lỗ trống gọi là hạt dẫn điện đa số Điện tử tự

do là hạt dẫn điện thiểu số

1.7 Chất bán dẫn loại N- Tạp chất cho (Donor)

Ta pha th m các nguy n tố thuộc nh m V trong bảng tuần hoàn (As, P )

vào trong cấu trúc mạng tinh thể của nguy n tử Si Khi đ một số nguy n tử P

sẽ thay thế một số v trí nguy n tử Si trong mạng tinh thể Nguy n tử P c năm điện tử hoá tr , bốn trong năm điện tử hoá tr sẽ tham gia vào bốn mối

li n kết với bốn nguy n tử Si đứng ung quanh n , còn điện tử hoá tr thứ

năm không tham gia vào mối li n kết nào mà ch u sự ràng buộc rất yếu với hạt nhân, chúng dễ dàng tách khỏi mối li n kết với hạt nhân để trở thành các điện tử tự do và sẽ tham gia vào việc vận chuyển dòng điện Tạp chất loại này được gọi là tạp chất cho (Donor)

Loại bán dẫn mà dẫn uất được thực hiện chủ yếu bằng các điện tử tự

do gọi là chất bán dẫn tạp loại N Điện tử tự do là hạt dẫn đa số, lỗ trống là hạt dẫn thiểu số

1.8 Độ dẫn điện của chất bán dẫn

* Khái niệm

Nếu chất bán dẫn không ch u tác động của điện trư ng thì các điện tử

và lỗ trống chuyển động hỗn loạn vô hướng do đ không c dòng điện Khi

c điện trư ng ngoài tác động, các điện tử và lỗ trống b trôi với vận tốc tùy theo cư ng độ của điện trư ng Vận tốc trôi được biểu diễn như sau:

Trong đ : nlà độ linh động của điện tử, plà độ linh động của lỗ trống

Dòng điện trôi là số lượng điện tích chuyển qua một đơn v tiết diện, của vật liệu trong một giây

Điện trở suất ρ và đại lượng ngh ch đảo của điện trở suất là điện dẫn suất σ

N n ta c điện trở suất của chất bán dẫn :

Trong đ :

 : Điện trơ suất L:Chiều dai của mẫu S: Diện tích tiết diện ngang

q : Điện tích hạt dẫn ( bằng điện tích điện tử = 19

Chương II : Cấu Trúc Mạch Vi Điện Tử 2.1 Chuyển tiếp PN

Bằng các biện pháp công nghệ, ngư i ta tạo ra được vùng chuyển tiếp

PN có tính dẫn điện từ bán dẫn loại P sang bán dẫn loại N Đây là dạng tiếp

úc phi tuyến c tính dẫn điện không đối ứng theo hai chiều điện áp đặt vào

2.1.1 Chuyển tiếp PN ở trạng thái cân bằng

Hình 2.1: Chuyển tiếp pn trạng thái cân bằng

Khi cho hai khối bán dẫn P và N tiếp úc công nghệ với nhau, giữa hai khối bán dẫn hình thành một mặt tiếp úc P-N, do sự ch nh lệch về nồng độ hạt dẫn giữa hai khối sẽ ảy ra sự khuếch tán Các lỗ trống ở khối P sẽ khuếch tán sang khối N và các điện tử từ khối N sẽ khuếch tán sang khối P Kết quả làm cho bề mặt gần lớp tiếp giáp của khối P ngh o đi về điện tích dương và giàu l n về điện tích âm Bề mặt gần lớp tiếp giáp của khối N mất điện tích âm và nhận th m lỗ trống n n tích điện dương Nếu sự ch nh lệch về nồng độ các loại hạt mang điện ở hai khối này càng lớn thì sự khuếch tán diễn ra càng mạnh

Kết quả: Hai b n mặt tiếp giáp hình thành n n điện trư ng vùng tiếp

úc tx c chiều hướng từ khối N sang khối P Điện trư ng tiếp úc này cản trở sự khuếch tán của các hạt mang điện đa số từ khối này sang khối kia Khi Etx cân bằng với lực khuếch tán thì trạng thái cân bằng động ảy ra Khi

đ vùng điện tích không gian không tăng nữa, vùng này gọi là vùng ngh o (vùng thiếu vắng hạt dẫn điện) đ là chuyển tiếp P-N bao gồm các ion không

di chuyển được Khi cân bằng động, c bao nhi u hạt dẫn điện khuếch tán từ khối này sang khối kia thì cũng bấy nhi u hạt dẫn được chuyển trở lại qua mặt tiếp úc, chúng bằng nhau về tr số nhưng ngược chiều nhau n n chúng triệt ti u nhau, kết quả dòng điện qua tiếp úc P-N bằng 0 Kết luận: Không

c dòng điện chạy qua lớp tiếp giáp P – N khi chưa c điện trư ng ngoài

2.1.2 Chuyển tiếp PN khi được phân cực thuận

Hình 2.2: Chuyển tiếp pn phân cực thuận

Đặt điện áp một chiều vào tiếp giáp P-N sao cho cực dương nối vào khối

P, cực âm nối vào khối N Điện áp này tạo ra một điện trư ng ngoài ng c chiều hướng từ khối P sang khối N Khi đ điện trư ng ngoài Eng c chiều ngược với điện trư ng vùng tiếp úc Etx n n điện trư ng tổng ở vùng tiếp úc giảm

l0: Bề rộng vùng ngh o khi chưa c điện trư ng ngoài

l’0: Bề rộng vùng ngh o khi phân cực thuận

Do số lượng hạt dẫn thiểu số ít, n n dòng điện trôi dạt rất nhỏ, Itr~ 0 Điện trở tiếp giáp P- N trong trư ng hợp này gọi là điện trở thuận, c giá tr nhỏ Rth  0

2.1.3.Chuyển tiếp PN khi được phân cực ngược

Đặt cực dương vào khối N, cực âm vào khối P Khi đ ng cùng chiều với tx n n điện trư ng tổng ở vùng tiếp úc tăng, do đ bề rộng vùng ngh o tăng, n n ngăn cản các hạt dẫn đa số khuếch tán từ khối này sang khối kia,

do vậy dòng khuếch tán coi Ikt = 0 Dòng điện trôi c giá tr nhỏ do số hạt dẫn thiểu số rất ít, Itr = 0, n n dòng điện qua tiếp giáp P-N khi phân cực ngược c giá tr bằng 0 Ta n i tiếp giáp P-N b khoá, trong trư ng hợp này tiếp giáp P-N coi như một điện trở c giá tr vô cùng lớn gọi là điện trở ngược,

Rng=

Hình 2.3: Chuyển tiếp P-N phân cực ngược

Như vậy: Tiếp giáp P-N chỉ c tác dụng dẫn điện theo một chiều (từ khối P sang khối N) khi được phân cực thuận

2.2 Công nghệ lưỡng cực:

Mạch tích hợp đầu ti n (1960) được chế tạo dựa tr n các transistor lưỡng cực, và rất nhiều loại vi mạch SSI, MSI, LSI hiện nay cũng được phát triển từ những mạch ban đầu này Động lực để phát triển các mạch IC là để chế tạo các máy tính ngày càng nhỏ hơn và chất lượng hơn Các mạch lưỡng cực trong các máy tính hiện nay là các mạch logic TTL, CL và một số mạch khác, sử dụng các loại transistor NPN, các diode và các điện trở khuếch tán,

để thực hiện nhiều chức năng logic khác nhau Một trong những y u cầu quan trọng đối với tất cả các mạch tr n đây là cách điện giữa các linh kiện khác nhau Chúng ta sẽ ét một số kỹ thuật cách điện trong các vi mạch

2.2.1 Cách điện bằng chuyển tiếp PN

Kỹ thuật cách điện phổ biến nhất trong các IC thế hệ đầu ti n là sử dụng chuyển tiếp PN phân cực ngược Vật liệu ban đầu là đế loại P, tr n đ

c cấy một lớp epitaxy loại N Các vùng N ri ng rẽ được tạo ra bằng cách khuyếch tán tạp loại P qua lớp epitaxy đến tận đế Sơ đồ mặt cắt đế với vùng

N cách ly được biểu diễn như hình vẽ

Hình 2.4: Cách điện bằng chuyển tiếp P-N phân cực ngược

Vùng N này hoàn toàn được bao quanh bởi khuếch tán loại P, và nếu chuyển tiếp P-N được phân cực ngược thì sẽ cách điện tốt cho dòng một chiều Tuy nhi n, đối với tín hiệu oay chiều thì tính chất cách điện sẽ giảm khi tần số tín hiệu tăng, nguy n nhân là chuyển tiếp c điện dung và trở kháng của điện dung giảm khi tần số tăng

Ngoài giảm trở kháng đối với tín hiệu oay chiều, cách điện bằng chuyển tiếp PN còn c nhược điểm khác là vùng cách điện loại P chiếm một phần diện tích lớn Diện tích này bao gồm không chỉ vùng khuếch tán P mà còn cả phần lớp ngh o PN mở rộng sang pita y loại N pha tạp thấp hơn Th m vào

đ là chiều rộng lớp ngh o, Trong trư ng hợp chuyển tiếp đột ngột được ác

Hình 2.5: Cách điện bằng oxide lý tưởng (a) thực tế (b)

2.4 Tran itor lưỡng cực NPN

2.4.1.Cấu trúc mặt cắt Transistor NPN

Hình 2.7: Cấu trúc mặt cắt của Transistor NPN

Thiết kế các IC lưỡng cực bao gồm việc hợp mạng điện các transistor, diode, điện trở và tụ điện Không c cuộn cảm, biến thế và thực tế thì tụ điện chỉ c giá tr giới hạn đến vài chục pF

Linh kiện quan trọng nhất là transistor và việc thiết kế IC chủ yếu dựa trên khả năng điều khiển dòng bằng cách sử dụng các transistor với diện tích khác nhau Diode trong vi mạch được cấu tạo từ một hoặc hai chuyển tiếp pn của transistor, còn tụ điện cũng là chuyển tiếp pn phân cực ngược Điện trở

là các vùng n hoặc p được cách ly bởi chuyển tiếp pn

Vì các hiệu ứng bề mặt, nhất là ảnh hưởng của điện tích o ide, n n chế tạo transistor npn dễ hơn so với transistor pnp Cấu trúc mặt cắt của một transistor npn công suất thấp được trình bày như hình vẽ 2 Ở đây sử dụng cách điện oxide Phần tích cực của transistor là vùng nằm ngay dưới Emitter Điện tử được phun từ Emitter N+

vào Ba ơ loại P dưới tác dụng của điện áp đặt tr n chuyển tiếp B-E Phần lớn các hạt dẫn đi qua Ba ơ đến Collector, trong điều kiện hoạt động bình thư ng được phân cực ngược

Các thông số thiết kế quan trọng li n quan đến dòng một chiều, khuếch đại dòng một chiều và điện áp đánh thủng Đối với hoạt động tín hiệu nhỏ thì tần số cực đại, tốc độ chuyển mạch, điện dung chuyển tiếp và điện trở nối tiếp

đ ng vai trò quan trọng

Ta thấy rằng dòng chạy thẳng g c từ , qua B đến C, nhưng phải chạy ngang qua lớp epitaxy để đến tiếp úc collector Vì cần c điện áp đánh thủng cao n n lớp epitaxy cần c điện trở suất tương đối lớn, và do đ sinh ra điện trở nối tiếp lớn giữa vùng hoạt động dưới và tiếp úc C Điện trở nối tiếp ảnh hưởng ấu đến tính năng của transistor Để đồng th i duy trì điện trở suất cao của lớp epitaxy và giảm điện trở nối tiếp collector, một lớp điện trở suất thấp được chế tạo ngay phía dưới transistor Lớp chôn N+

ở đây được chế tạo trước khi cấy lớp epitaxy

2.4.2.Điện trở Bazơ

Trong cấu trúc thực của transistor dòng chạy từ vùng tích cực ngay dưới Emitter đến tiếp úc Ba ơ và Collector N đi qua phần silic không đ ng vai trò gì cho hoạt động khuếch đại, mà ngược lại, phần silic này là điện trở đối với dòng, và điện trở đ cần phải đưa vào mô hình tính toán transistor Quan trọng nhất ở đây là điện trở Ba ơ và Collector Dòng Ba ơ trong một transistor tín hiệu nhỏ chạy từ phía dưới Emitter đi qua vùng điện trở cao của

Ba ơ và đến tiếp úc Ba ơ như hình 2.7

Hình 2.7: Điện trở BaZơ

C thể chia quãng đư ng đi của dòng thành ba phần: Phần ngay dưới tiếp úc Ba ơ (ra), phần giữa tiếp úc Ba ơ và mép mitter (rb) và phần dưới Emitter (rc) Phân tích chi tiết ba phần tr n cho ta các giá tr điện trở như sau:

E B

BC B a

L d

x r

3



E B

EB B b

E B c

L W

d r

Giả thiết lớp chôn N+

trải dài từ phía dưới mitter đến dưới tiếp úc Collector Điện trở các phần như sau:

C C

E epi C a

L d

X X

;

2 / )

EC S b

L L

d r



;

E E

BC epi C C

L d

X X

Trong đ c là điện trở suất lớp epitaxy, s là điện trở vuông của lớp chôn

n+

2.4.4 Điện dung chuyển tiếp một phía PN

Điện dung của một chuyển tiếp đột ngột (một phía) P+N hoặc PN+

phân cực ngược được cho bởi:

1/2 0

- S : Là diện tích chuyển tiếp,

- N : Là nồng đô tạp của vùng pha tạp thấp

- V : Là điện áp ngoài phân cực cho chuyển tiếp, V  U pn U np

- 0 : Là hằng số điện môi chân không  14 

N N q

kT





Trong đ :

v n chế tạo được th m một linh kiện để là tải tích cực, làm nguồn dòng, làm

Bảng 2.10 Cấu hình cho Diode từ transistor trong vi mạch

2.7.Diode Schottky

Hình 2.11: Diode schottky

Diode hàng rào schottky được chế tạo dựa tr n tiếp úc kim loại- bán dẫn Các diode này ét về điện cũng giống như diode chuyển tiếp P-N với một phía được pha tạp mạnh Tuy nhi n c nhiều điểm giống nhau giữa hai loại diode và chính sự khác biệt đ làm cho diode schottky thành linh kiện c ích trong vi mạch

Diode schottky hoạt động tr n các hạt dẫn cơ bản trong khi diode chuyển

tiếp P-N hoạt động tr n hạt dẫn không cơ bản Hệ quả là th i gian trễ li n quan đến hạt dẫn không cơ bản được loại trừ và diode schottky là bộ chuyển mạch nhanh

Điện áp mở của diode schottky nhỏ hơn điện áp mở của chuyển tiếp P-N Cùng với khả năng chuyển mạch nhanh, đặc điểm này làm cho diode schottky rất thích hợp trong việc sử dụng như phần tử kẹp giữa Ba ơ và Collector của transistor npn để tránh cho transistor không chuyển sang chế độ bão hòa

Dòng qua diode schottky được cho bởi:

2 exp( q B) exp(qV) 1

Điện áp mở của diode Schottky và diode pn tại I=1mA

Diode Shottky Điện áp mở (v)

Tiếp úc mở rộng vừa tạo tiếp úc thuần trở với Ba ơ vừa tạo hàng rào Schottkey với Collector loại n Tiếp úc Shottky dẫn dòng và điện áp thấp hơn so với chuyển tiếp B-C, và do đ khi transistor dẫn và điện áp Collector giảm uống mức bão hòa, hàng rào Schottky trở n n b phân cực thuận chứ không phải chuyển tiếp B-C Điện tích tích trữ trong transistor giảm, do đ

th i gian chuyển mạch của linh kiện được cải thiện

Tr số của điện trở trong IC phụ thuộc vào kích thước hình học và vật liệu sử dụng Phương trình cơ bản của điện trở là:

L R S



Trong đ

 : là điện trở suất của vật liệu

L :là chiều dài của mẫu,

S: là diện tích tiết diện ngang

Với mẫu hình hộp chữ nhật rộng w dày t thì diện tích là wt Quy trình chế tạo vi mạch được ác đ nh một cách chính ác và khi đ và t được cố

đ nh Vì vậy thư ng thì ngư i ta viết phương trình điện trở như sau:

nếu R s  500  /

Hinh 2.12 : Điện trở khuếch tán với hình dạng khác nhau(a,b)và mặt cắt c

Hình 2.13: Điện trở dạng zic-zac

C thể thiết kế tiếp úc khác nhau để nhân giá tr L/W khác nhau C thể thiết kế W rất nhỏ để tăng R với cùng L tự nhi n, nếu W rất nhỏ sai số hình học do quang khắc và ăn mòn sẽ lớn, làm giảm độ chính ác của điện trở

Tr n thực tế để tiết kiệm diện tích thư ng điện trở được thiết kế kiểu ic- ắc như hình…

Vì điện trở được chế tạo trong các “ túi ” cách điện với lớp epita y loại n đặt dưới điện áp dương để đảm bảo chuyển tiếp P-N phân cực ngược Vì chuyển tiếp P-N phân cực ngược, ta c điện dung phân tán dọc theo chiều dài của điện trở

và giá tr điện dung thì tỉ lệ ngh ch với căn bậc hai của điện áp

Hình 2.14: Tụ sử dụng hai chuyển tiếp E-B và B-C

Mặt cắt của tụ MOS được trình bày tr n hình 2.15 Bản cực tr n là màng Al và bản cực dưới là lớp n+ khuếch tán cùng Emitter Điện môi là lớp SiO2 cấy tr n lớp khuyếch tán n+ Ưu điểm của tụ MOS là n không đòi hỏi điện áp phân cực.Giá tr điện dung cho bởi công thức:

S C d

 

Trong đ

Trong thiết kế các hàm lôgíc trong các vi mạch CMOS sử dụng cả hai loại transistor PMOS và NMOS

Hai đặc tính cơ bản của các linh kiện được chế tạo bằng công nghệ CMOS là c độ miễn nhiễu cao và ti u thụ năng lượng ở trạng thái tĩnh rất thấp Các vi mạch CMOS chỉ ti u thụ năng lượng một cách đáng kể khi các transistor b n trong n chuyển đổi giữa các trạng thái đ ng (ON) và mở

(OFF) Kết quả là các thiết b CMOS ít ti u thụ năng lượng và tạo ra ít nhiệt hơn so với các loại mạch lôgíc khác như mạch transistor-transistor logic (TTL) CMOS cũng cho phép tích hợp các hàm lôgíc với mật độ cao tr n chíp

Công nghệ CMOS đầu ti n là công nghệ PMOS Đến đầu những năm

1970, công nghệ NMOS chiếm ưu thế do độ linh động của điện tử cao hơn

So với công nghệ lưỡng cực thì công nghệ CMOS c giá thành thấp hơn (vì

sử dụng ít mặt nạ quang hơn) đồng th i lại c mật độ tổ hợp lớn (1000-20.000 cổng/chip) Nhưng n lại c nhược điểm là tốc đo chậm hơn

2.10.2 Các tính chất cơ bản của linh kiện kênh dài

Một trong các thông số quan trọng nhất ác đ nh các đặc trưng điện của MOSF T là điện áp mở hay điện áp ngưỡng, V T Điện áp ngưỡng thư ng được đ nh nghĩa là điện áp cần đặt tr n cực cổng sao cho bề mặt bán dẫn bắt đầu b đảo mạch C nghĩa là, nồng độ hạt dẫn trong lớp đảo bề mặt bằng về giá tr nhưng trái dấu so với nồng độ hạt dẫn trong khối Khi đ , thế bề mặt

S

 bằng 2 F với Flà thế Fermi ác đ nh theo công thức:

ln A F

i

N kT

  ( đối với bán dẫn loại P)

ln A F

i

N kT



  ( đối với bán dẫn loại N) Trong biểu thức tr n,N A và N Dlà nồng độ acceptor và nồng độ donor trong đế và n ilà nồng độ hát dẫn thuần

Với bán dẫn loại P, điện áp cực cổng c thể biểu diễn qua thế bề mặt

   và tox là chiều dày lớp o ide cổng Tại ngưỡng, thế

bề mặt   S 2 F khi đ ta c biểu thức cho điện áp ngưỡng của Transistor MOS kênh n:

ox s ox

Q V

Hình 2.16: Cấu trúc phân lớp tranzito nMOS

Cấu trúc gồm nền (Substrate) Silic loại P, hai vùng khuếch tán loại (n+) gọi là nguồn (Source) và máng (Drain) Giữa nguồn và máng là một vùng hẹp nền P gọi là k nh, được phủ một lớp cách điện (SiO2) gọi là cổng o ide

2.10.4 Tran itor tăng cư ng p-MOS

a) ý hiệu

Hình 2.17: ý hiệu Transistor pMOS b) Cấu tạo

Hình 2.17: Cấu trúc phân lớp transistor pMOS

Cấu trúc gồm nền (Substrate) Silic loại n, hai vùng khuếch tán loại (p+) gọi là nguồn (Source) và máng (Drain) Giữa nguồn và máng là một vùng hẹp nền N gọi là k nh, được phủ một lớp cách điện (SiO2) gọi lá cổng o it

2.10.5 uy tr nh chế tạo

Công nghệ CMOS được sử dụng rộng rãi cho các mạch số và các bước công nghệ được tối ưu h a để c mật độ tổ hợp rất cao Các linh kiện MOS không đòi hỏi công nghệ khuếch tán hoặc o y h a ri ng để cách điện giữa chúng Các vùng tích cực được cách điện với nhau bởi các chuyển tiếp P-N phận cực ngược của bản thân các linh kiện Tr n thực tế, các mạch MOS ti n tiến thư ng sử dụng lớp oxide dày hoặc các vùng bảo vệ cấy ion loại n+ hoặc p+ để cải thiện tính năng của mạch Mật độ tổ hợp cao của mạch MOS cũng

là nh các mạch số cấu tạo hoàn toàn từ các transistor MOS mà không cần sử dụng các điện trở khuyếch tán, thư ng chiếm nhiều diện tích hơn bản thân transistor Dòng điện trong mạch MOS đều chạy trong lớp rất mỏng tr n bề mặt bán dẫn, do vậy không cần thiết phải c lớp chuyển tiếp khuếch tán sâu

và không cần lớp chôn n+ Về nguy n tắc cũng không cần đến quá trình epitaxy Đối với công nghệ MOS, cấy ion là công đoạn quan trọng nhất, đặc biệt là để hiệu chỉnh điện áp ngưỡng của linh kiện

Mạch CMOS sử dụng cả hai loại MOSFET k nh p và k nh n Để chế tạo cả hai loại linh kiện tr n cùng một phiến cần phải tạo giếng hay ống c loại dẫn trái dấu với loại dẫn của đế

Hình 2.18: uy trình chế tạo mạch CMOS

C ba cấu hình giếng như được mi u ta Trên hình 2.20 vật liệu ban đầu là silic loại n, giếng p được chế tạo thư ng bằng phương pháp cấy ion kết hợp khuếch tán vào MOSFET k nh p được chế tạo tr n đế gốc loại n còn MOSFET k nh n được chế tạo tr n giếng loại p Nếu vật liệu uất phát là silic loại p, cần tạo giếng n bằng cấy ion và khuếch tán như tr n hình 2.21

Cũng c thể chế tạo hai giếng ri ng biệt, một loại n, một loại p, trong lớp epitaxy c điện trở suất rất cao được cấy tr n đế n+ như được chỉ ra tr n hình 2.22 Tuy quy trình chế tạo giếng đôi phức tạp hơn nhưng n cho phép linh hoạt hơn trong thiết kế và tối ưu h a các linh kiện loại p và loại n

Hình 2.19: Giếng đôi trong đế điện trở suất cao

đ , dẫn đến cực cổng không phủ l n vùng khuyếch tán nguồn hoặc vùng khuyếch tán máng Ngược lại, nếu cực cổng phủ l n quá nhiều sẽ gây ra điện dung ký sinh giữa cổng với nguồn hoặc máng, ảnh hưởng ấu đến hoạt động của linh kiện Ngư i ta đã thay thế nhôm bằng silic đa tinh thể để tạo điện cực cổng tự trùng khớp Để làm được việc này, ngư i ta kết tủa lớp silic đa tinh thể trước khi chế tạo các vùng nguồn và máng Lớp silic đa tinh thể đ ng vai trò như mặt nạ cho vùng k nh, và vì silic đa tinh thể c thể ch u được nhiệt cao, n n n không b phá hủy trong quá trình khuếch tán và sau khuếch tán Với cách làm như vậy, nguồn và máng trùng khớp một cách chính ác với cổng silic đa tinh thể Các kim loại kh n ng chảy như W và MO cũng đã được sử dụng cho mục đích này Vật liệu sử dụng cho cực cổng sẽ ảnh hưởng đến điện áp ngưỡng thông qua hiệu công thoát, điều này cần phải được tính đến khi ác đ nh điện áp ngưỡng cho các tranzitor MOS kênh n và kênh p

xác VT bằng cấy ion Thư ng cấy ion được thực hiện uy n qua lớp oxide cổng trước khi phủ lớp poly-Silic cực cổng

Chương III: Công nghệ chế tạo Mạch vi điện tử 3.1 Chế tạo phiến bán dẫn

Vật liệu ban đầu

Đa tinh thể bán dẫn

Đơn tinh thể bán dẫn

Phiến bán dẫn

Tinh chế cát khử tạp chất

Nuôi đơn tinh thể

Cưa, cắt, mài, đánh b ng

Hình 3.1: uy trình sản xuất phiến bán dẫn

Vật liệu chế tạo phiến bán dẫn: Vật liệu chủ yếu là Si (chiếm > 95%),

còn lại là GaAs Bởi vì: Silic c nhiều trong thi n nhi n n n giá thành sản

ph m thấp hơn Ge

- Vật liệu được nghi n cứu kỹ, c nhiều ứng dụng

- Năng lượng vùng cấm ( g = 1,12eV) lớn hơn của Ge (0.6 eV) n n IC c khả năng làm việc ở nhiệt đô cao hơn

- Độ ổn đ nh về h a - lý cao

- Dễ chế tạo lớp SiO2 c chất lượng cao, thụ động h a bề mặt, rất thuận lợi trong công nghệ

- Chế tạo silic đa tinh thể từ vật liệu ban đầu (SiO2)

- Nuôi đơn tinh thể

- Cưa, cắt, mài và đánh b ng bề mặt phiến bán dẫn

3.2 Chế tạo Silic đa tinh thể

Vật liệu ban đầu để tạo phiến bán dẫn là cát được làm sạch để tạo thạch anh (SiO2) Sau đ , thạch anh được cho vào lò điện cùng các loại than khác nhau (như: Than đá, than cốc, than củi) để thực hiện o i h a khử để khử SiO2 Các phản ứng ảy ra trong lò, phản ứng tổng hợp sẽ là:

2C(r) + SiO2 (r) Si(r) +2CO(k)

Silic thu được sau phản ứng gọi là Silic luyện kim, độ sạch tương đối cao (98%) nhưng n vẫn chứa các tạp chất như Fe hoặc Al

Làm sạch Silic luyện kim bằng phản ứng clo-hóa:

%B; 1,5.10-70%P; 0,005.10-70%As; 5.10-7%C Đa tinh thể

Si thu được c độ sạch rất cao

Hoàn nguyên SiHCl3 với H2 theo phản ứng:

SiHCL3(K) + H2 ===>Si (R) + 3HCl(K) (nhiệt độ 1100-1200oC) Silic thu được c độ sạch cao, y u cầu nồng độ tạp chất Cacbon nhỏ hơn cỡ ppm (part per million); các tạp chất khác nhỏ hơn cỡ ppb (part per billion)

3.3 Chế tạo Silic đơn tinh thể

Thông thư ng ngư i ta tiến hành nuôi đơn tinh thể silic từ Si đa tinh thể bằng 2 phương pháp chính là CZ ( Czochralski) và luyện vùng (floating zone Fz)

a) Phương pháp Cz

Kĩ thuật thông thư ng để nuôi tinh thể được gọi là phương pháp Czochralski Trong kĩ thuật này, một miếng nhỏ vật liệu bán dẫn được gọi là mầm được mang đến tiếp úc với bề mặt của một vật liệu giống n ở pha lỏng, và sau đ được kéo chậm từ thể lỏng Khi mầm được kéo chậm, sự h a rắn uất hiện giữa lớp tiếp úc lỏng-rắn Thông thư ng tinh thể cũng được quay chậm khi n đang được kéo để trôn lỏng, dẫn đến nhiệt độ đồng đều hơn Những nguy n tử tạp chất, chẳng hạn như Bo hoặc Photpho c thể được

th m vào bán dẫn đang tan chảy Hình 3.2 biễu diễn sơ đồ của quá trình nuôi Crochralski và thỏi silic được hình thành trong quá trình này

Hình 3.2.: Mô hình sản xuất silic đơn tinh thể bằng Czochralski

Hình 3.3: Sơ đồ thiết bị nuôi tinh thể bằng phương pháp Czochralski

Mầm đơn tinh thể c hướng ác đ nh được được gắn với trục quay và nhúng vào đa tinh thể silic n ng chảy, đồng th i quay li n tục

chảy với vận tốc ~ 10 m/s

+ Sau khi đa tinh thể Si đã chuyển hết thành đơn tinh thể, ngư i ta cắt

bỏ hai đầu, mài bỏ những phần gồ ghề để thu được thỏi đơn tinh thể hình trụ

c đư ng kính từ 80-250 mm hoặc lớn hơn như hình 3

Hình 3.4: Thỏi đơn tinh thể silic sau quá trình chế tạo

b Phương pháp Fz (Floating Zone)

Hình 3.5 Mô hình sản xuất silic đơn tinh thể bằng Floating Zone

Phương pháp n ng chảy vùng hay luyện vùng (F ) là phương pháp nuôi tinh thể tốt nhất để nhân được Silic cực kì tinh khiết Đặc điểm cơ bản của phương pháp luyện vùng là phần n ng chảy của mẫu hoàn toàn được giữ bởi phần rắn, nghĩa là ở đây không cần nồi như phương pháp C

Trong phương pháp luyện vùng, đa tinh thể silic được làm n ng chảy bằng hồ quang ở đầu tiếp úc với mầm tinh thể và làm lạnh đến nhiệt độ đông

đặc của silic Đơn tinh thể Si tạo ra được quay và kéo uống với vận tốc ác

đ nh Các bước tiếp theo hoàn toàn tương tự như phương pháp C

Hình 3.6: Phiến bán dẫn Si

Cuối cùng phiến Si đươc kiểm tra, ác đ nh các thông số như điện trở suất bề mặt, đư ng kính bề dày…sau đ phân loại đ ng hộp và đưa đến nơi chế tạo vi mạch

Để pha tạp chất vào đơn tinh thể Si ngư i ta dùng khí trơ (Ar) mang khí pha tạp vào vùng n ng chảy; hoặc trộn trực tiếp các chất tạp chất như B, P hoặc As vào đa tinh thể Si n ng chảy

3.5 O y h a nhiệt

O i h a nhiệt là quy trình ử lý đơn giản nhất để tạo một lớp o it silic Lớp o ít này c nhiều nhiệm vụ khác nhau trong công nghệ silic Một mặt n được dùng làm cách điện như o it cực cổng, hay o it trư ng trong vi mạch MOS , mặt khác n còn làm khuôn che cho quy trình cấy ion hay ăn mòn đ nh hình silic đa tinh thể

Silic phản ứng với o i trong không khí thành một lớp ô it mỏng Chiều dày lớp o it này phụ thuộc vào hướng tinh thể cũng như mật độ tạp chất Lớp

o it này dày vài nanomet Nếu đưa silic vào môi trư ng oxi h a mạnh thì quá trình này sẽ y ra nhanh hơn Gồm c hai loại ô i h a là: ô i h a khô và ô i

h a m

3.5.1 Thiết b o y h a

Thiết b dùng để O y hoá thông dụng là lò O y hoá biểu diễn như hình 3.19 Các phiến Si được giữ thẳng đứng trong “thuyền” thạch anh, mỗi

(400 ÷1200)° C

Trong các lò công nghiệp các phiến sau khi rửa sấy khô đặt vào trong thuyền được tự động đưa vào trong lò và nhiệt độ được nâng l n Muốn thực hiện O y hoá m ngư i ta sử dụng các khí mát (O2, N2) sục qua nước đun ở nhiệt đô 95oC để đưa nước vào bên trong

Hình 3.7: Thiết bị Oxy hóa

Các lớp SiO2 được tạo bởi 2 phương pháp c tính chất không hoàn toàn giống nhau Chất lượng lớp SiO2 được tạo bởi O y hoá khô tốt hơn, tuy nhi n tốc độ O y hoá m lại nhanh hơn O y hoá khô cho n n c thể phối hợp cả 2 phương pháp tr n để chế lớp SiO2 Để tăng tốc đô O y hoá và hoàn thiện chất lượng lớp SiO2, trong công nghệ ngư i ta thư ng cho th m vào phản ứng hoá học các chất chứa Cl như HCl ; C2HCl3; C2H3Cl3

Các phản ứng khi cho chất úc tác như sau:

4HCl + O2 = 2H2O + Cl2 4C2HCL3 + 9O2 = 2H2O + 6Cl2 + 8CO2

Si trong SiO2 nhỏ hơn nhiều so với hệ số khuếch tán của O2.Vì vậy phản ứng

O y hoá sẽ ảy ra tr n phần bi n Si-SiO2

Ở nhiệt độ T(k) nhất đ nh, chiều dày lớp ô ide tăng l n theo th i gian ô i hoá, như vậy lớp bi n Si-SiO2 sẽ d ch dần về phía trong đến Si