1. Trang chủ
  2. » Kinh Doanh - Tiếp Thị

BÀI TẬP NHÓM 2 Môn kĩ thuật điện tử

25 11 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề OpAmp
Tác giả Lìm Văn Phi, Phạm Văn Lộc
Người hướng dẫn Ths. Hoàng Quang Huy
Trường học Trường Đại học Bách Khoa Hà Nội
Chuyên ngành Kĩ thuật điện tử
Thể loại bài tập nhóm
Thành phố Hà Nội
Định dạng
Số trang 25
Dung lượng 1,98 MB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

giá trị của biến đầu vào, và 1cột ghi giá trị của hàm ra tương ứng với từng tổ hợp biến.- Người ta thường ký hiệu các biến: x,y,z… hoặc A,B,C….. Hình thành một maxterm cho mỗi sự kết hợ

Trang 1

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

TRƯỜNG ĐIỆN-ĐIỆN TỬ

…….o0o…….

BÀI TẬP NHÓM 2 Môn kĩ thuật điện tử Giảng viên hướng dẫn:

Ths.Hoàng Quang Huy, huy.hoangquang@hust.edu.vn

Họ và Tên sinh viên : Lìm Văn Phi – 20195131 Phạm Văn Lộc -20195072

Trang 2

Chương 3:

1.Mạch khuếch đại không đảo 3

2.Mạch khuếch đại đảo 4

3.Mạch cộng không đảo 5

5.Mạch trừ 7

6.Mạch tích phân 8

7.Mạch vi phân 9

Chương 4 : Digital IC 10

1 Biểu diễn hàm logic dưới dạng bảng trạng thái, bìa Karnaugh 10

2.Tối thiểu hóa bằng bìa Karnaugh 15

3.Biểu diễn mạch logic bằng các phần tử logic 17

4.Mạch dùng NAND 2 đầu vào 19

5.Mạch dùng NOR 2 đầu vào 22

Các mạch mô phỏng của DTL,TTL,CMOS 24

Trang 4

2 Mạch khuếch đại đảo

H2.1: Mạch khuếch đại đảo

Trang 5

H2.2: Mô phỏng

3 Mạch cộng không đảo

H3.1: Mạch cộng không đảo

Trang 6

4 Mạch cộng đảo

H4.1: Mạch cộng đảo

Trang 7

H4.1: Mô phỏng

5 Mạch trừ

H5.1:Mạch trừ

Trang 8

6 Mạch tích phân

H6.1:Mạch tích phân

Trang 9

H6.2:Mô phỏng

7 Mạch vi phân

H7.1:Mạch vi phân

Trang 10

Chương 4 : Digital IC

1 Biểu diễn hàm logic dưới dạng bảng trạng thái, bìa Karnaugh

a biểu diễn hàm logic dưới dạng bảng trạng thái:

Các định lí của đại số Boolean:

-Định lí 1 (Luật lũy đẳng Idempotent Law)

 x + x = x

Trang 12

giá trị của biến đầu vào, và 1cột ghi giá trị của hàm ra tương ứng với từng tổ hợp biến.

- Người ta thường ký hiệu các biến: (x,y,z…) hoặc ( A,B,C…)

các hàm: Y, F

- Trong hệ nhị phân mỗi biến chỉ nhận một trong hai giá trị Do đó giả sử có n biến đầu vào thì sẽ có 2n tổhợp biến khác nhau và tương ứng sẽ có 2n giá trị hàm ra

Minterm: một tích không dư thừa các literal của dạng chính tắc

(Thực hiện phép toán AND giữa các literal tạo thành một Term)

Maxterm: một tổng không dư thừa các literal của dạng chính tắc

(Thực hiện phép toán OR giữa các literal tạo thành một Term)

Trang 13

Theo đó ta có các bước để biểu diễn một biểu thức dưới dạng bảng trạng thái như sau:

1 Xây dựng một bảng chân trị cho hàm Boolean

2 Hình thành một maxterm cho mỗi sự kết hợp của các biến với các biến

này thì hàm này có giá trị là 0

Trang 14

tổng các tích,ta thực hiện theo các bước trên và đối chiếu kết quả với bảng chân trị lập được để tìm các minterm tương ứng.

c.Biểu diễn bằng bìa Karnaugh

- Giá trị các tổ hợp biến được xác định từ bảng chân lý, từ chuẩn tắc tuyển, chuẩn tắc hội hoặc xác định

từ việc thay giá trị của từng biến vào biểu thức

- Giá trị các biến được sắp xếp theo mã vòng Các ô kế cận chỉ khác nhau 1 bít, Các ô đầu dòng, cuối dòng, đầu cột cuối cột chỉ khác nhau 1 bít

- Giá trị các tổ hợp biến được xác định từ bảng chân lý, từ chuẩn tắc tuyển, chuẩn tắc hội hoặc xác định

từ việc thay giá trị của từng biến vào biểu thức

Ví dụ:Lập bảng karnaugh của hàm có bảng chân lý sau

Đây là hàm 4 biến, có 16 tổ hợp biến Hàm có giá trị bằng 1 tại các tổ hợp biến D’CB’A, DC’BA, DCBA

- Bảng Karnaugh cho hàm sẽ có 16 ô vuông (từ ô m0 đến m15)

Trang 15

2 Tối thiểu hóa bằng bìa Karnaugh

Các bước :

- Biểu diễn biểu thức dưới dạng bảng karnaugh

- Tối giản bằng cách nhóm các ô có giá trị hàm bằng 1

Quy tắc nhóm :

- Nhóm các ô liền kề mà hàm có giá trị bằng 1 lại với nhau, sao cho số lượng ô trong nhóm là lớn nhất,

số ô là lũy thừa của 2 (1, 2, 4, 8, 16, …), có hình dạng là hình vuông hoặc hình chữ nhật

- Trong 1 bảng karnaugh có thể có nhiều nhóm Các nhóm có thể trùng nhau 1 vài phần tử nhưng khôngđược trùng hoàn toàn

- Khi đó trong 1 nhóm biến nào có giá trị thay đổi ( chẳng hạn A và A’ là thay đổi) thì sẽ bị loại bỏ, viết ra các biến còn lại (biến không đổi)

Ví dụ:Tối giản biểu thức sau: Y = ∑ABCD(3,4,7,8,9,10,11,12,15)

Nhận thấy: Hàm 4 biến nên bảng Kanaugh sẽ có dạng hình vuông 16 ô.

Điền các giá trị mà tại tổ hợp biến đó hàm có giá trị bằng 1 vào:

Trang 16

Vòng 1(4, 12): BA không đổi (B’A’) , C không đổi (C), D thay đổi > CB’A’

Vòng 2 (3, 7, 11, 15): BA không đổi, DC thay đổi ==> BA

Trang 17

Vòng 3 (8, 9, 10, 11): DC không đổi, BA thay đổi ==> DC’

==> Kết quả: Y = CB’A’ + BA + DC’

3 Biểu diễn mạch logic bằng các phần tử logic

Dùng các ký hiệu của các cổng logic để thay cho các phép toán Có 3 cổng logic cơ bản là AND, OR, NOT

và các cổng khác được phát triển dựa trên 3 cổng cơ bản này

Hoạt động: các trạng thái của tín hiệu đầu ra phụ thuộc vào sự

kết hợp khác nhau của các tín hiệu đầu vào, được mô tả bằng

bảng chân lý

3.2.Cổng NOR

Cổng NOR là một phần bù của cổng OR

Cổng ra của cổng NOR sẽ là 1 khi và chỉ khi tất cả các

cổng vào là 0

Trang 18

3.3.Cổng AND

Cổng AND là sự thực hiện vật lí của phép toán nhân logic (AND)

Là một mạch điện tử có đầu ra là tín hiệu 1 nếu tất cả các tín hiệu đầu vào là 1

3.4.Cổng OR

Cổng OR là sự thực hiện vật lí của phép toán cộng logic (OR)

Là một mạch điện tử có tín hiệu đầu ra là 0 nếu tất cả các tín

Trang 19

hiệu đầu vào là 0

3.5.Cổng NAND

Ví dụ: Xây dựng một mạch logic cho biểu thức logic:

Giải :

Trang 20

hiện với NAND.

Phương pháp xây dựng cổng NAND chung

Bước 1: Xuất phát từ biểu thức đại số đã cho, vẽ

sơ đồ logic với các cổng AND, OR và NOT Giả sử

đầu vào của (A) và phần bù của (A) là có sẵn

Bước 2: Vẽ một sơ đồ logic thứ hai với cổng logic

NAND thay thế tương ứng cho mỗi cổng AND, OR,

và NOT

Bước 3: Xóa hai cổng NOT mắc nối tiếp Xóa cả

cổng NOT nối với đầu vào và đổi biến số đầu vào

Trang 21

Bước 3:

Trang 22

hiện với NOR

Phương pháp xây dựng cổng NOR chung

Bước 1: Với biểu thức đại số đã cho, vẽ sơ đồ logic với cổng AND, OR và NOT Giả sử đầu vào biểu

thức (A) và phần bù (A) đều có sẵn

Bước 2: Vẽ một sơ đồ logic thứ hai tương đương với cổng NOR thay thế cho mỗi cổng AND, OR và NOT

Bước 3: Xóa hai cổng NOT mắc nối tiếp Xóa cả

cổng NOT nối với đầu vào và đổi biến số đầu vào tương ứng

Để hiểu cụ thể hơn chúng ta đi vào các ví dụ sau:

Trang 23

Ví dụ: Xây dựng một mạch logic cho biểu thức logic sau

chỉ dùng cổng NOR

Bước 1

Bước 2

Bước 3

Trang 24

6.2.TTL

Trang 25

6.3.CMOS

Ngày đăng: 21/11/2022, 22:52

TỪ KHÓA LIÊN QUAN

w