TỔ CHỨC bộ NHỚ (cấu TRÚC máy TÍNH SLIDE)

Trắc nghiệm, bài giảng pptx các môn chuyên ngành Y dược và các ngành khác hay nhất có tại “tài liệu ngành Y dược hay nhất”; https://123doc.net/users/home/user_home.php?use_id=7046916. Slide bài giảng môn cấu trúc máy tính ppt dành cho sinh viên chuyên ngành công nghệ - kỹ thuật và các ngành khác. Trong bộ sưu tập có trắc nghiệm kèm đáp án chi tiết các môn, giúp sinh viên tự ôn tập và học tập tốt môn cấu trúc máy tính bậc cao đẳng đại học chuyên ngành công nghệ - kỹ thuật và các ngành khác

Bài 4

TỔ CHỨC BỘ NHỚ

1 Phần tử nhớ cơ sở -

Flip-Flop

hay mạch chốt (Latch):

chứa trong nó chừng nào các đầu vào vẫn bằng 0 Nhược điểm của nó là không ổn định

Mạch lật D (D-Flip-Flop)

•Bổ xung hai phần tử AND

•Mạch lật này ghi giá trị từ đầu vào D tại sườn lên (0 lên 1) của xung clock

Q D

C

Q

Mạch lật chủ-tớ (Master-Slave Flip Flop)

xuống 0) người ta dùng 2 mạch lật D gọi

là mạch lật chủ – tớ

2.Bộ nhớ của m¸y tÝnh

ROM, RAM, cache, đĩa cứng, đĩa mềm, CD

3 Ph©n loại bộ nhớ trong của m¸y tÝnh

 RAM:

– SRAM

– DRAM

– FPM-DRAM (Fast Page Mode DRAM)

– EDO – DRAM (Extended Data Out DRAM)

– BDEO-DRAM (Burst Extended Data Out DRAM)

– SDRAM (Synchronous DRAM)

– DDR SDRAM (Double Data Rate SDRAM)

– SLDRAM (Synchronous - Link DRAM)

– VRAM (Video RAM)

– SGRAM (Synchronous Graphic RAM)

3.1 Bộ nhớ RAM

phải tốn thời gian làm tươi (refresh).

thông thường sử dụng DRAM để hạ giá

thành sản phẩm.

a) RAM tĩnh (SRAM - Static RAM)

nhớ và cho phép truy cập một tại một thời điểm RAM tĩnh có thời gian truy cập cố định

• Ví dụ một MUX4 dồn 4 vào 1 đường Tại

một thời điểm chỉ có một select bằng 1, tức

một buffer mở còn các buffer khác ở trạng thái trở kháng cao

C Latch

Q Enable

D

C Latch Q Enable

D

C Latch Q Enable

D

C Latch Q Enable

D

C Latch Q Enable

D

C Latch Q

Enable

D

C Latch Q Enable

D

C Latch Q

Enable

Tổ chức SRAM 32Kx8

Giải mã 2 cấp:

512x64 (dùng địa chỉ cao A14-A6)

(dùng địa chỉ thấp A5-A0)

Vi mạch RAM tĩnh

1 18

2 17

3 16

4 15

5 14

6 13

7 12

8 11

9 10

VCC A6 A7 A8 A9 A10 A11

D IN CS

A0 A1 A2 A3 A4 A5 DOUT WE GND

SRAM 2147H -4096x1

• Tổ chức 4096 x 1

• Dung lượng 4096 bits (4Kbits)

b) Bộ nhớ động DRAM (Dynamic RAM)

ô nhớ dưới dạng điện tích nạp vào tụ điện.

 Vì DRAM dùng một tụ cho một bít nên nó rẻ hơn và mật độ (độ tích hợp) cao hơn SRAM.

 Trong DRAM, điện tích tụ phải được làm tươi bằng cách đọc và lại ghi vào nó

bằng triệu lần chu kỳ đồng hồ.

 DRAM dùng giải mã 2 cấp, điều đó cho phép làm tươi nguyên một dòng cùng một lúc Thường thì làm tươi chiếm 1-2% chu kỳ hoạt động của DRAM.

Sơ đồ cấu tạo DRAM

Giản đồ thời gian đọc dữ liệu của DRAM

Các thời gian trong giản đồ

gian từ lúc đặt địa chỉ hàng cho tới khi dữ liệu ra khỏi bộ đệm.

gian từ lúc đặt địa chỉ cột cho tới khi dữ liệu ra khỏi bộ đệm (t CAS < t RAS ).

RAS) – thời gian cần thiết từ lúc ngõ ra ổn định cho đến khi có thể cung cấp một địa chỉ mới.

GND CAS DOUT A6 A3 A4 A5 A7

A8

D IN WE RAS A0 A2 A1 VCC

DRAM 256Kx1

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

Vi mạch RAM động

Làm tươi DRAM

hoàn (refresh), thông thường khoảng từ 1 ÷

16 ms tùy theo loại RAM.

– Chỉ tác động RAS: chỉ thay đổi địa chỉ RAS.

– Tác động CAS trước RAS:

– Ẩn: Chu kỳ làm tươi được chứa sau chu kỳ đọc bộ

nhớ

Các chế độ hoạt động nhanh của DRAM

 Chế độ trang: quá trình truy xuất ô nhớ chỉ

thay đổi địa chỉ cột.

 Chế độ cột tĩnh: tương tự như chế độ trang

nhưng tín hiệu CAS giữ nguyên không đổi.

 Chế độ nibble: thay đổi tín hiệu CAS 4 lần để

chuyển 1 nibble dữ liệu.

 Chế độ nối tiếp: tương tự như chế độ nibble

nhưng không phải chỉ chuyển 4 lần trạng thái của tín hiệu CAS

 Chế độ xen kẽ: Bộ nhớ chia thành vài bank

xen kẽ nhau theo một tỷ số xác định Dữ liệu

có địa chỉ chẵn đặt ở bank 0 và địa chỉ lẻ đặt

ở bank 1.

Ph¸t hiện lỗi và sửa lỗi

trong bộ nhớ.

liệu (bit thứ 9).

trùng Parity lưu trong bit 9 không Nếu

trùng-OK, nếu sai-phát sinh ngắt NMI đến CPU.

(ECC) có thể sửa lỗi một số bit trong dữ

liệu.

Một số chip RAM thông dụng

Kiểu

RAM Ký hiệu Tốc độ (ns) Dung l ợng chức Tổ

Số chân

SRAM 6116-16116LP-70*

6264-10 62256LP- 10*

100 70 100 100

16K 16K 64K 256K

2Kx8 2Kx8 8Kx8 32Kx8

24 24 28 28

DRAM

4116-12 4416-12 4416-15 4164-15 41464-8 41256-15 414256-10 511000P-8 514100-7

120 120 150 150 80 150 100 80 70

16K 64K 64K 64K 256K 256K 1M 1M 4M

16Kx1 16Kx1 16Kx1 64Kx1 64Kx1 256Kx1 256Kx4 1Mx1 4Mx1

16 18 16 16 18 16 20 18 20

NV-SRAM

DS1220 DS1225 DS1230

100 150 70

16K 65K 256K

2Kx8 8Kx8 32Kx8

24 28 28

SD RAM

RAM hoạt động do một bộ điều khiển xung nhịp (clock memory), dữ liệu sẽ được truy xuất hay cập nhật mỗi khi clock chuyển từ logic 0 sang 1 SDRAM đạt tốc độ 66,

100, 133 MHz.

Ðây là loại bộ nhớ cải tiến từ SDRAM Nó

nhân đôi tốc độ truy cập của SDRAM bằng

cách dùng cả hai quá trình đồng bộ khi clock chuyển từ logic 0 sang 1 và từ logic 1 sang 0 (dùng cả cạnh âm và cạnh dương) Loại RAM này được CPU Intel và AMD hỗ trợ, tốc độ

vào khoảng 266 MHz (DDR-SDRAM đã ra đời trong năm 2000)

DRDRAM (Direct Rambus DRAM)

phụ gọi là kênh truyền Rambus trực tiếp

(direct Rambus channel) có độ rộng bus 16 bit và một xung clock 400MHz (có thể lên tới 800MHz).

400MHz x 2 bytes = 800 MBps.

Pentum IV, tốc độ vào khoảng 400 – 800 MHz.

SLDRAM (Synchronous - Link DRAM)

200MHz

bytes = 1600 MBps

hàng đầu về vi tính cho nên nó rất da dụng

và phù hợp nhiều hệ thống khác nhau.

VRAM (Video RAM)

VRAM riêng cho video card của họ mà

không cần dùng bộ nhớ của hệ thống

chính

thuật Dual Port nhưng đồng thời cũng đắt hơn rất nhiều.

SGRAM (Synchronous Graphic RAM)

và viết từng block thay vì từng mảng nhỏ.

Flash Memory

cứng

SDRAM mà và vẫn lưu trữ được dữ liệu khi không có nguồn cung cấp.

Bộ nhớ Cache L1 và L2

3.2 Bộ nhớ ROM

điều khiển hệ thống, thiết bị.

trình vào ra cơ sở.

chương trình điều khiển hệ thống.

đoạn từ FFFFFh trở xuống, vì sau khi khởi động CS:IP =FFFF:0000

VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND

1

2 3 4

28 27 26 25 24 23 22 21 20 19 18 17 16 15

2 7 6 4

4 Giải mã địa chỉ bộ nhớ

 20 bit địa chỉ có thể địa chỉ hóa 1MB ô nhớ.

 Các bit địa chỉ thấp dùng để chọn ô nhớ trong chip nhớ.

 Các bit địa chỉ cao dùng để giải mã chọn chip nhớ.

 Trong máy tính PC:

– từ địa chỉ 00000hữ 9FFFFh là bộ nhớ RAM

– từ địa chỉ C0000h ữ FFFFFh là bộ nhớ ROM

a) Giải m· địa chỉ cho bộ nhớ

System Data Bus

A11 A12

.

A19

IO/M

271 6

A10

G2A

G2B

11

11

11

11

X1

XX

XX

11

11

11

11

XX

1XXX

01

11

11

11

10

01

11

10

11

11

11

10

00

11

11

01

11

11

10

01

01

11

10

11

11

10

00

01

11

11

01

11

10

01

10

11

11

10

11

10

00

10

11

11

11

01

10

01

00

11

11

11

10

10

00

00

Y7 Y6

Y5 Y4

Y3 Y2

Y1 YO

G1

G2B G2A

A B C

OutputsEnable

Select

• Sử dụng mạch 74LS138 làm mạch giải mã địa chỉ

Cách ghép nối mạch giải mã địa chỉ với chíp nhớ ROM

mỗi chân kích hoạt

Y5 Y6

Y7

D0 D7

A0 A12

Vcc MEMW

D7 D0

A0 A12 8Kx8 ROM

Vpp OE CE

A B C G2 A G2 B G1

74LS138

Giải mã địa chỉ ROM

A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 Chọn vù ng ROM Chọn chip Chọn địa chỉ

Giải mã địa chỉ bộ nhớ ROM

A0-A12

Tới bus dữ liệu

A16 A17 A18 A19 M/IO

A

B 7

C 6

5

74LS138 4 3

G2A 2

1

G2B 0

G1 E3 + 5V

A13

A14

A15

ROM

BUS địa chỉ

CE0

OE

CE7

OE

CE6

OE

CE5

OE

CE4

OE

CE3

OE

CE2

OE

CE1

OE

CE0

RD

Giải mã địa chỉ bộ nhớ DRAM

Hình 3-15 Cấu hình bộ nhớ DRAM

5 V

RAS

Chọn địa chỉ tới bộ dồn kênh DRAM

In Thời gian trễ ns

25 50 75 100 125

A

B Y4

C Y5 G2B Y6 G2A Y7 G1

A

B Y0

C Y1 G2B Y2 G2A Y3 G1

Hình 3-16 Chọn DRAM trong dải

00000-3FFFF

MEMR MEMW

CAS

A

B Y0

C Y1 G2B Y2 G2A Y3 G1

CAS0 CAS1 CAS2 CAS3

RAS0 RAS1 RAS2 RAS3

Hình 3-17 Phối ghép DRAM trong máy tính PC

5 Phèi ghÐp bé nhí víi CPU

®iÒu khiÓn

A0

A19

AEN

D0 D7

D0 D7 INTA

8259

SP / EN

S0 INTA CEN Clk S1

S2

DEN DT/R

Ready Reset

8088

AD0-AD7 A8-A19

XTAL

Sù liªn hÖ gi÷a CPU vµ bé nhí

sù liªn hÖ gi÷a MP vµ bé nhí

A0-A19 D0-D7

ALE WR RD IO/M DEN DT/R

Bus hÖ thèn g

Bé nhí

C

P

U

H×nh 7-1 § Þa chØ ho¸ bé nhí 1 Mb cña 80x86

FFFFF FE000 8K BIOS

FDFFF F6000

BASIC

F5FFF F4000 8 K ROM cho ng ời dù ng

F3FFF CA000 18K ROM mở rộng C9FFF

C8000 8K ROM điều khiển đĩa C7FFF

C0000 32 K ROM mở rộng BFFFF

A0000 128 K RAM Video 9FFFF

00000 640 K RAM

Hình 3-8 Bản đồ nhớ máy tính PC/XT

a) Bộ nhớ quy ước: 640K RAM

phần còn lại là cho các chương trình tiện ích

và các chương trình ứng dụng:

bảng vectơ ngắt

lưu giữ tạm một số thông số

b) RAM hiển thị video VDR (Video Display

RAM)

VDR, tuỳ theo dạng thẻ điều hợp, chế độ hiển thị là văn bản (text) hay đồ hoạ (graphic) và

độ phõn giải

Bảng 3-4 Bản đồ bộ nhớ video RAM

Các bộ điều hợp Số byte sử

dụng Địa chỉ đầu

CGA, EGA, MCGA, VGA 2048 B8000H CGA, EGA, MCGA, VGA 4096 B8000H CGA, EGA, MCGA, VGA 16.384 B8000H MDA, EGA, VGA 4096 B0000H EGA, VGA 32.768 A0000H EGA, VGA 65.536 A0000H

C000:8000 - C000:CFFF điều đ khiển đĩa

cứng

D000:0000 - E000:FFFF Vùng mở rộng bộ nhớ

ROM (XT)

F000:0000 - F000:FFFF ROM BIOS

d) Bộ nhớ mở rộng EMS (expanded memory)

 bộ nhớ mở rộng: bộ nhớ mở rộng dùng phần

cứng (board nhớ mở rộng) và một thủ thuật lập trình để v ợt qua giới hạn 640K RAM

này

Intel và MicroSoft đề xuất chuẩn nhằm v ợt qua giới hạn bộ nhớ 640 KB.

phải chuyển sang chế độ bảo vệ và đòi hỏi

hệ điều hành phức tạp hơn nh OS/2, UNIX hay Windows NT

f) Vïng nhí cao (High memory