CÁC VI MẠCH hỗ TRỢ bộ VI xử lý (8086 - 8088) (cấu TRÚC máy TÍNH SLIDE) (chữ biến dạng do slide dùng font VNI times, tải về xem bình thường)

Trắc nghiệm, bài giảng pptx các môn chuyên ngành Y dược và các ngành khác hay nhất có tại “tài liệu ngành Y dược hay nhất”; https://123doc.net/users/home/user_home.php?use_id=7046916. Slide bài giảng môn cấu trúc máy tính ppt dành cho sinh viên chuyên ngành công nghệ - kỹ thuật và các ngành khác. Trong bộ sưu tập có trắc nghiệm kèm đáp án chi tiết các môn, giúp sinh viên tự ôn tập và học tập tốt môn cấu trúc máy tính bậc cao đẳng đại học chuyên ngành công nghệ - kỹ thuật và các ngành khác

BÀI 3

CÁC VI MẠCH HỖ TRỢ BỘ VI XỬ LÝ

8086/8088

Nội dung

1 Bộ tạo xung đồng hồ 8284A

2 Mạch điều khiển BUS 8288

3 Bus HT của máy tính PC/XT

4 Bus HT của máy tính PC/AT

5 Bài tập về nhà

1 Bộ tạo xung đồng hồ 8284A

1.1 Chức năng của bộ tạo xung đồng

hồ 8284A (Clock Generator):

 Cung cấp xung nhịp clock cho bộ

1.2 Sơ đồ chân

1 2 3 4 5 6 7 8 9

18 17 16 15 14 13 12 11 10

Vcc

X 1

X 2 ASYNC EFI

F /C OSC

AEN1

AEN2

READY

RES

 Các chân tín hiệu vào:

 RES: mức thấp - khởi động lại

 X1, X2: nối thạch anh

 F/ C: chọn tần số ngoài/hay thạch anh

 EFI: nối tới tín hiệu tần số ngoài

 CSYNC: đồng bộ nhiều xung đồng hồ (đa 8284A)

 AEN1, AEN2 : mức thấp-làm RDY, có hiệu lực

 RDY1, RDY2, : Bus ready chỉ thị thiết bị nối CPU sẵn sàng

 AEN và RDY ở mức tớch cực => CPU hoặc DMA chốn thờm trạng thỏi đợi

 ASYNC: Thấp-đồng bộ READY 2 tầng, cao-đồng bộ 1 tầng

 Các chân tín hiệu ra:

 RESET: nối với chân RESET của 8088

 OSC: xung nhịp có tần số thạch anh Fc

 CLK: xung nhịp có tần số Fc/3

 PCLK: xung nhịp có tần số Fc/6

 READY: tín hiệu RDY đ ợc đồng bộ

(nối với READY của CPU)

1.3 Sơ đồ nguyờn lý bờn trong 8284

RESET tới 8088 OSC 14,3818 Mhz

đến khe cắm

mở rộng PCLK 2,38683 Mhz tới 8253 CLK 4,772776 Mhz tới 8088 READY tới 8088

14,318

18 Mhz

D Q CK

Chia 2 SYNC

CK

D Q FF2

Chia 3 SYNC

CK

D Q FF2

F/C EFI CSYN C RDY1 AEN1 RDY2 AEN2 async

GND NC GND DMAWAI

T RDY/WAI

T GND +5V GNDHình 1.1 Mạch tạo đồng hồ 8284A

RES

VÝ dô 1.

M¸y tÝnh IBM PC/XT cã mét th¹ch anh 24 MHz t¹i c¸c ch©n X1, X2 cña 8284 TÝnh tÇn sè t¹i c¸c ®Çu ra:

a) OSC b) CLK c) PCLK

Gi¶i:

a) OSC = 24 MHz, b»ng tÇn sè th¹ch anh

b) CLK = 8 MHz, b»ng 1/3 tÇn sè th¹ch anh.c) PCLK = 4 MHz, b»ng 1/6 tÇn sè th¹ch anh

1.5 Phối ghép 8284 với 8088

CLK

Reset

ALE A/D

DIR

EN G

74245

74373

XTAL

Reset chọn bộ dao động

DMAWAIT RDY/WAIT

A0-19 Q0-7

B0-7

DEN DT/R

EFI dao động ngoài

2 VI Mạch điều khiển BUS 8288

• Sơ đồ khối

• Bố trí chân

• Các khối bên trong

Tạo tín hiệu lệnh

Điều khiển logic

Tạo tín hiệu

điều khiển

AIOWC

INTA

DT/R DEN MCE/PDEN ALE

Hình 2.1 Sơ đồ khối chip điều khiển BUS 8288

S

DT/R

ALE AEN MRDC AMWC MWTC GND

Vcc S0 S2 MCE/PDEN DEN

CEN INTA IORC AIOWC IOWC

 Khèi gi¶i m· tr¹ng th¸i cña 8288

 Khối điều khiển lô-gic có các tín hiệu vào sau:

 CLK: tín hiệu đồng hồ từ 8284 (clock)

 AEN: Mở mạch địa chỉ của 8288 (address enable).

 CEN: Cho phép 8288 phát lệnh (Command Enable).

 IOB : chọn chế độ bus vào ra hay bus hệ thống.

 IOB=1, mạch 8288 làm việc ở chế độ bus vào/ra

 IOB=0, mạch 8288 làm việc ở chế độ bus hệ thống

(IBM PC chỉ dùng bus hệ thống nên chân này nối xuống

thấp)

 Khèi t¹o tÝn hiÖu lÖnh ® ưa ra c¸c tÝn hiÖu sau:

 MRDC (Memory read command)

 MWTC (memory write command)

 AMWC (advanced memory write)

 IORC (I/O Read Command)

 IOWC (I/O write command)

 AIOWC (advanced I/O write command)

 INTA (Interrupt Acknowledge)

 Khèi t¹o tÝn hiÖu ®iÒu khiÓn ® ưa ra c¸c tÝn hiÖu sau:

 DT/R (Data Transmit/Receive)

 DEN (Data Enable)

 MCE/PDEN (master cascade enable/peripheral

data enable)

 ALE (address latch enable)

3 Bus HT cña m¸y tÝnh

3.1 Bus địa chỉ

Mạch chốt địa chỉ dùng 3 vi mạch chốt bit 74LS373:

7 D1

4

Q5 15Q7 19LE

Q1

OC Q2

OC Q3

OC Q4

OC Q5

OC Q6

OC Q7

OC Q8

OC

LE (E nable latch)

OC D1 D2 D3 D4 D5 D6 D7 D8

DM74LS373/DM74LS374 3-STATE Octal D-Type Transparent Latches and

Edge-Triggered Flip-Flops

Vcc GND A1

A2 A3 A4 A5 A6 A7 A8 DIR gDirection control Enable

B1 B2 B3 B4 B5 B6 B7 B8

OCTAL BUS TRANSCEIVER

3.3 Bus ®iÒu khiÓn

• Vi m¹ch ®iÒu khiÓn bus 8288 cung cÊp

c¸c tÝn hiÖu ®iÒu khiÓn bus hÖ thèng

nh :

• M¹ch t¹o tÝn hiÖu AEN cung cÊp tÝn hiÖu ph©n chia quyÒn ®iÒu khiÓn bus hÖ thèng cña CPU vµ DMAC.

AEN – Address Enable

DEN R

DT ALE

IOW IOR

MEMW MEMR , , , , , / ,

Mạch tạo tín hiệu AEN

 IBM PC có hai thiết bị chủ bus: Bộ xử lý

8088 và DMA Controller.

 Phân chia bus bằng tín hiệu AEN nh sau:

 AEN=0  CPU8088 làm chủ bus.

 AEN=1  DMA làm chủ bus

 Trong chu kỳ 8088 bus: 8088 phát địa chỉ

và các tín hiệu điều khiển bus.

 Trong chu kỳ DMA: DMA controller 8237 phát

địa chỉ và các tín hiệu điều khiển.

M¹ch t¹o tÝn hiÖu AEN

A0

A19

AEN

D0 D7

D0 D7 INTA

8259

SP / EN

S0 INTA CEN Clk S1

S2

DEN DT/R

Ready Reset

8088

AD0-AD7 A8-A19

G 74LS373

XTAL

Bus của máy tính PC/XT

• Bus 62 chân, dạng khe cắm (slot).

• Dùng để cắm các Card mở rộng.

• Gồm các nhóm tín hiệu chính:

– Địa chỉ hệ thống: SA0-SA19

– Dữ liệu hệ thống: SD0-SD7

– Điểu khiển đọc/ghi: MEMRD, MEMWR, IOR, IOW

– Yêu cầu ngắt: IRQ4-IRQ7

– Yêu cầu DMA: DRQ1,2,3 Xác nhận DMA: DACK1,2,3.– Tín hiệu ALE (Address Latch Enable)

– Nguồn, đất

Mỗi chu kỳ nhớ hoặc I/O cần 4 chu kỳ đồng hồ:

- Chu kỳ T 1: địa chỉ, ALE đ ược kích hoạt để chốt

địa chỉ

- Chu kỳ T2: tín hiệu điều khiển RD, WR, IO/M đ ợc

kích hoạt

- Chu kỳ T3: bộ nhớ đư a dữ liệu lên bus

- Chu kỳ T4: CPU đọc dữ liệu từ bus.

Tw (nếu có)

Clk 8284

A8- A19 AD0-AD7

T1 T2 T3 T4

Hình 1-10 Biểu đồ thời gian đọc bộ nhớ và I/O

4 Bus HT cña m¸y tÝnh PC/AT

Bus ISA trong máy tính PC/AT

• Khe cắm mở rộng chuẩn công nghiệp (Industry

Standard Architecture - ISA).

• Tương thích với Bus XT (8 bit).

• Bổ sung 36 tiếp điểm, gồm các tín hiệu:

– Địa chỉ: LA17-LA23.

– Dữ liệu: SD8-SD15.

– Yêu cầu ngắt: IRQ10-IRQ14.

– Yêu cầu DMA: DRQ0,5,6,7

– Xác nhận DMA: DACK0,5,6,7

– Tín hiệu SBHE: cho phép byte cao.

BUS ISA trên mainboard máy AT

Tốc độ bus của máy tính

• Bus hệ thống nối CPU với bộ nhớ RAM

• Tốc độ bus hệ thống thay đổi theo thế hệ MT

• Độ rộng bus hệ thống thay đổi theo CPU

Dải thông của bus

• Định nghĩa: số byte thông tin truyền

qua bus trong một đơn vị thời gian.

• Đơn vị đo: Byte/s, KBps, MBps.

• Cách tính:

• Ví dụ: Tính dải thông của Bus HT của

máy tính XT có độ rộng bus 8 bit, chu

kỳ bus là 4 nhịp CLK (fCLK=5MHz)?

cycle Bus

width Bus

Bandwidth 

Trong cấu trúc gốc của PC, chỉ có

một bus với một tốc độ

System bus = IO bus

Với cấu trúc này, bus vào/ra tách biệt

với bus hệ thống (80386)

System bus ≠ IO bus

L2 cache chạy ở nửa tần số của bộ

xử lý Pentium II

Hệ thống bus cho bộ xử lý Pentium III

Bus trong máy tính hiện đại

North Bridge & South Bridge chipsets

Bài tập về nhà

1 Bộ vi xử lý 8086/88 cú bus địa chỉ và dữ liệu bao nhiờu bit? Nú

cú thể truy cập tối đa được bao nhiờu ụ nhớ? Khi CPU thực hiện lệnh: MOV [DI],AL

Cỏc tớn hiệu: cú giỏ trị như thế nào?

Cỏc tớn hiệu trạng thỏi: cú giỏ trị như thế nào?

2 Bus hệ thống của mỏy tớnh nối Bộ vi xử lý Intel 8088 với bộ nhớ

và cỏc cổng vào/ra gồm những bus con gỡ? Vẽ sơ đồ tạo cỏc bus con trong mỏy tớnh PC/XT dựng vi xử lý 8088? Trỡnh bày một chu kỳ bus đọc bộ nhớ?

3.Tính dải thông của Bus HT của máy tính XT có độ rộng bus 8 bit, chu kỳ bus là 4 nhịp CLK

(fCLK=5MHz)?

IOW IOR

MEMW

0 , 1 ,

2 S S S