Thông tin hồng ngoại qua cổng USB

Bộ điều khiển host thiết lập bit này bằng 1 khi một trường hợp chiếm đường kết nối, không kết nối, hay trạng thái K được phát hiện trong khi đang ở mode treo tổng thể.. Khi có trong nội

KHOA CÔNG NGHỆ

LÊ VĂN THANH VŨ

Thông tin hồng ngoại qua cổng USB

LUẬN VĂN THẠC SĨ KỸ THUẬT VÔ TUYẾN ĐIỆN

TỬ VÀ THÔNG TIN LIÊN LẠC

HÀ NỘI, 2003

MỤC LỤC

Chương 1 Tổng quan cổng nối tiếp đa năng 2

2.2.2 Các thanh ghi cấu hình PCI (USB) 17

2.3.4 Nguyên dạng và các tác vụ dữ liệu nguyên thủy 25

3.3.2 Gói thẻ bài đặc biệt giao dịch Split 40

3.5.2 Hoàn thành các giao dịch dữ liệu 603.5.3 Dữ liệu hỏng hay không chấp nhận 60

4.3.2 Lấy cấu hình - Get Configuration 71

5.2 Lớp giao thức truy xuất liên kết - IrLAP 805.2.1 Đặc tả dịch vụ lớp liên kết dữ liệu 805.2.2 Các đặc tính hoạt động và môi trường 83

5.3.3 Điều chế và giải điều chế 96

Mở đầu Khi máy tính ngày một phát triển các ứng dụng với khả năng thích ứng trong nhiều lĩnh vực, thì việc mở rộng các thành phần cũng là một vấn đề thời

sự khi mà các khả năng mở rộng trước đây không còn phù hợp nữa Với việc

mở rộng hệ thống máy tính phía bên ngoài, trước đây được thực hiện thông qua cổng COM, thì giờ đây đã có sự thay thế hoàn thiện hơn về nhiều mặt đó chính là USB và liên kết hồng ngoại IrDA

USB là một cổng mở rộng thực hiện truyền nhận theo phương thức nối tiếp nhưng tối ưu hơn so với cổng COM bởi nhiều đặc tính như tốc độ, sự mềm dẻo và khả năng tương thích cao Đặc biệt trong USB là khả năng nhận biết thiết bị nóng bằng hoạt động hỏi vòng trạng thái cổng đã cho ta một cái nhìn hoàn toàn khác so với các chuẩn mở rộng khác

Cũng là một giao diện dữ liệu mở rộng khác của máy tính nhưng lại với môi trường hồng ngoại, mang đầy đủ các đặc tính linh hoạt của liên kết không dây Liên kết dữ liệu hồng ngoại (IrDA) là phương pháp liên kết dữ liệu dùng cho máy tính với nhiều dạng thiết bị khác nhau IrDA được hỗ trợ trong nhiều dạng thiết bị khác nhau mà đặc trưng là các thiết bị như: thiết bị PDA, máy điện thoại di động, thiết bị âm thanh, camera, và cũng có thể dùng để liên kết hai máy tính

Do đó, việc tìm hiểu sự kết hợp hai chuẩn này dùng cho việc liên kết trao đổi dữ liệu giữa máy tính với các thiết bị khác là một vấn đề rất mới và đây là mục đích chính của luận văn này Việc kết hợp này được xét đến dựa trên sự kết nối IrDA thông qua cổng USB là một dạng tổng quát chung cho việc dùng hồng ngoại trao đổi dữ liệu giữa các thiết bị có vi xử lý và hỗ trợ giao thức IrDA với máy tính

Từ những vấn đề đặc ra này mà tôi đã mạnh dạn chọn đề tài "Thông tin hồng ngoại qua cổng USB" để làm luận văn tốt nghiệp thạc sĩ của mình

Chương 1

Tổng quan cổng nối tiếp đa năng

USB là một cổng mở rộng cho dùng cho việc trao đổi số liệu nối tiếp đa năng, hiện nay đã và đang dần dần thay thế cho giao diện RS232 đã bộc lộ nhiều hạn chế trong khi các đòi hỏi ngày một cao Với nhiều tính năng ưu việt khi kết hợp sự tiện lợi của kỹ thuật truyền nối tiếp và đáp ứng tốc độ cao cũng như đa dạng về giao thức và linh hoạt trong các tác vụ giao dịch Từ đó, USB

là một sự mở rộng cần được xem xét một cách tổng quan và chi tiết để phục

vụ cho các mục đích trao đổi dữ liệu và mở rộng hệ thống của PC trong các điều kiện làm việc chuyên dụng

Trong chương này chủ yếu là bàn về các khái niệm tổng quan và cho biết về các đặc tính cơ bản của USB Trong các phần sau sẽ tìm hiểu chi tiết hơn với các vấn đề cụ thể để thực hiện chức năng truyền qua cáp nối tiếp giữa các thiết bị (chức năng) với máy tính (host)

1.1 Kiến trúc bus USB

- Kiến trúc USB, là mô hình sự kết nối giữa thiết bị USB và Host

- Mối liên hệ giữa các lớp trong hệ thống, một giao dịch USB được thực hiện tại mỗi lớp của hệ thống

- Các mô hình dòng dữ liệu, là cách thức di chuyển dữ liệu trong hệ thông thông qua USB

- Danh mục USB, USB được cung cấp như một kết nối chia sẻ Mà việc truy xuất kết nối được thực hiện theo thứ tự hỗ trợ từ tác vụ

đẳng thời và để loại bỏ quyết định tiêu đề

Trong cây cấu trúc trên, ta có thể thấy được các thành phần hệ thống USB như sau

- Host USB, mỗi hệ thống chỉ có một Host Giao diện USB trong hệ thống máy tính xem như là một bộ điều khiển Host Bộ điều khiển Host có thể gồm được tạo lập từ phần cứng, phần sụn và phần mềm Hub gốc được tích hợp trong hệ thống Host, có thể có một hoặc nhiều hơn các điểm kết nối

- Các thiết bị USB Gồm: Hub, cung cấp các điểm tương tác cho USB Các chức năng, cung cấp các năng lực hệ thống như : kết nối ISDN, bộ nhớ lưu động, Camera, các thiết bị hồng ngoại,

1.1.2 Giao diện vật lý

+ Tín hiệu điện

Hình 1.2 Cáp USB Hình 1.1 Kiến trúc USB

Hub Hub

Hub 3

Hub gốc

Hub 1 Hub 2 Chức năng

Chức năng

Chức năng

Tầng 1 (trạm gốc) Tầng 2

Chức năng

Tầng 3 Tầng 4

Tầng 6 Tầng 5

Chuẩn giao tiếp mở rộng USB sử dụng cáp gồm bốn dây để truyền tín hiệu và năng lượng có dạng như H-1.2

Trên đường truyền USB, đường báo hiệu có ba tốc độ (theo chuẩn 2.0)

- Báo hiệu USB tốc độ cao, với tốc độ là 480Mbps

- Báo hiệu tốc độ trung bình, 12Mbps

- Chế độ báo hiệu tốc độ cực tiểu, 1.5Mbps

Với kết nối giữa Hub với Host thường ở chế độ tốc độ cao, nhưng khi kết nối giữa thiết bị với hub thì thường ở tốc độ trung bình và thấp Với báo hiệu tốc độ cực tiểu dùng để hỗ trợ một số ít các thiết bị có băng thông thấp

Tín hiệu đồng hộ được tách từ tín hiệu dữ liệu, với dạng mã hóa dữ liệu trên đường USB là NRZI, đồng thời trong nhiều chế độ truyền nhận điều có trường kiểm tra CRC

Về đầu nối có hai dạng, một dạng dẹp rộng dùng cho Hub, là đầu cắm

từ dây vào hub và lỗ cắm được gọi là dạng A Một dạng khác dùng cho các thiết bị USB là dạng B Các chốt cắm và lỗ cắm được cho như trong H-1.3

1.2 Giao thức USB

USB là một Bus thăm dò, Bộ điều khiển Host thiết lập tất cả dữ liệu truyền nhận Hầu hết các giao dịch bus đều gồm ba gói dữ liệu trở lên Mỗi giao dịch đều bắt đầu khi Bộ điều khiển Host dựa trên danh mục cơ sở phát một gói mô tả loại và hướng truyền, địa chỉ thiết bị và số điểm cuối, gói này được gọi là gói thẻ bài Thiết bị có địa chỉ thích ứng với địa chỉ giải mã được trên trường địa chỉ nhận giao dịch Trong giao dịch thì hướng truyền luôn được xác định thông qua thẻ bài Sau gói thẻ bài, nguồn phát dữ liệu sẽ phát

dữ liệu nếu có và điểm nhận sẽ trả lời bằng các đáp ứng

Đặc biệt có một số giao dịch giữa Host và Hub có thể có bốn gói khi truyền nhận ở tốc độ cao Loại giao dịch này chủ yếu để điều khiển giao dịch giữa Host với các thiết bị tốc độ trung bình và thấp

Mô hình truyền nhận dữ liệu nguồn và đích trên hệ USB (host và điểm cuối của thiết bị) như là một pipe Có hai loại pipe là: bản tin và chuỗi Dữ liệu bản tin có định dạng theo USB, như chuỗi thì không Chuỗi dữ liệu còn liên hệ với dải thông, loại dịch vụ truyền dẫn, và đặc tính của điểm cuối (kích thước bộ đệm, hướng)

1.3 Loại luồng dữ liệu

USB hỗ trợ chức năng chuyển tải dữ liệu và điều khiển giữa Host USB

và một thiết bị bởi các ống truyền một hướng hoặc hai hướng Các tác vụ truyền USB

Cấu trúc luồng của USB bao gồm bốn loại truyền dẫn cơ bản là:

- Truyền điều khiển, được dùng để cấu hình thiết bị và có thể được dùng cho mục đích đặc tả thiết bị khác, bao gồm luôn của các ống truyền khác của thiết bị

- Truyền khối dữ liệu, được phát và dùng cho trường hợp thiết bị dải thông rộng và dải thông động khi truyền nhận với các khối dữ liệu lớn Truyền khối thường có dạng chuỗi các khung nối tiếp

- Truyền ngắt, được dùng tức thời nhưng phân bố xác thực của dữ liệu

- Truyền đẳng thời (truyền dòng dữ liệu thời gian thực), chiếm giữ một dải thông USB được phân định trước cho được truyền xác định Dải thông USB phân phối giữ các ống USB chỉ định dải thông cho một

số ống khi một ống đã được thiết lập Thiết bị USB yêu cầu cung cấp bộ đệm

dữ liệu Nó giả thiết là yêu cầu của các thiết bị lớn hơn bộ đệm được cấp

1.4 Các thiết bị trong hệ thống USB

1.4.1 Các đặc tính thiết bị

Tất cả các thiết bị USB đều được truy xuất đến một địa chỉ USB khi thiết bị được xét đến và đánh số Các thiết bị được hỗ trợ bởi một hoặc nhiều ống truyền để thông tin với Host Tuy nhiên tất cả các thiết bị USB đều phải

hỗ trợ ống đặc biệt tại điểm cuối 0 dùng cho ống điều khiển thiết bị tương tác Tất cả các thiết bị điều có cùng cơ chế truy xuất thông tin thông qua ống này

Kết hợp với ống điều khiển này tại điểm cuối 0 là yêu cầu thông tin đầy

đủ để mô tả đầy đủ thiết bị USB Những thông tin này nằm trong dang sách như sau

- Chuẩn, đây là những thông tin chung dùng cho tất cả các thiết bị USB bao gồm các như là sự nhận biết khách thể, lớp thiết bị và công suất được cấp Thiết bị, cấu hình, đặc tả điểm cuối mang thông tin quan hệ cấu hình về thiết bị

- Lớp, thông tin này thay đổi phụ thuộc vào lớp thiết bị USB

- Khách thể USB, vendor của thiết bị USB là tùy ý và được đặt ở đây Tuy nhiêu chi tiết cụ thể không đề cập đến trong luận án này

Mỗi chức năng chứa thông tin cấu hình để đặc tả khả năng và tài nguyên yêu cầu cho nó Trước khi sử dụng chức năng thì Host phải cấu hình cho nó, việc cấu hình này bao gồm việc phân cấp dải thông và tùy chọn cấu hình cụ thể của chức năng Ta có thể nhận được các chức năng như:

- Các thiết bị giao tiếp người dùng, như chuột, bàn phím,

- Các thiết bị hình ảnh, như máy ảnh số, camera

- Các thiết bị như cắm ngoài

1.5 Hệ thống liên kết dữ liệu hồng ngoại IrDA

Liên kết dữ liệu với các thiết bị cầm tay với máy tính là một hướng đã

và đang phát triển mạnh Với ý nghĩa đó thì IrDA là một giải pháp rất tốt với

Hình 1.4 : Hub chuẩn

nhiều tính năng phù với mục đích này khi mà ngày càng nhiều các thiết bị cầm tay có gắn các đầu liên kết IrDA Giao tiếp dữ liệu IrDA cũng được thực hiện theo mô hình bảy lớp tương ứng với các lớp của mô hình OSI như trong H-1.5 Trong đó có ba lớp thực hiện các chức năng chính của IrDA là IrLMP, IrLAP và IrPHY

Trong đề tài này chủ yếu là đặc vấn đề tìm hiểu việc truyền nhận IrDA thông qua giao tiếp USB, là một xu hướng đang được phát triển ngày càng rộng khắp cho việc mỡ rộng các khả năng đa nhiệm của PC

Trong đó ba lớp cuối cũng tương ứng với ba lớp cuối của mô hình OSI

là lớp quản lý giao thức, lớp truy cập và lớp vật lý Về đặc tính của IrDA sẽ được xem xét chi tiết hơn trong phần cuối của luận án

Hình 1.5 Mô hình phân lớp IrDA

Giao diện điều khiển host đa năng là một chuẩn được sử dụng cho việc điều khiển các giao diện vào ra theo các chuẩn cổng mỡ rộng mà đặc biệt là chuẩn USB-BUS nối tiếp đa năng Giao diện này được thể hiện theo sơ đồ

khối như sau

phải luôn phải sử dụng các ngôn ngữ lập trình để truy xuất vào thanh ghi của

vi mạch để điều khiển quá trình hoạt động của nó thông qua các thanh ghi với các chức năng cụ thể Do đó việc tìm hiểu các thanh ghi là rất qua trọng trong bước đầu làm quen với các vi mạch cụ thể

Các thanh ghi I/O (vào ra) được dùng để truyền thông giữa CPU và bộ điều khiển host (Host Controller-HC) mà không được sử dụng hiệu thông qua

bộ nhớ hệ thống Module điều khiển host USB bao gồm hai tập thanh ghi truy xuất bằng phần mềm là các thanh ghi I/O và các thanh ghi cấu hình PCI tối

ưu Chú ý là các thanh ghi cấu hình PCI không chỉ cần thiết cho các thiết bị PCI mà cũng là còn bổ sung cho bộ điều khiển host

1 Các thanh ghi vào ra bộ điều khiển host USB Khối các thanh ghi

trạng thái và điều khiển này được ánh xạ thành không gian vào ra PCI và điều khiển những thay đổi hoạt động của USB (bảng 2) Địa chỉ gốc được thiết lập thông qua các thanh ghi cấu hình PCI

2 Các thanh ghi cấu hình PCI Ngoài các thanh ghi tiêu đề thông thường

và các thanh ghi đặc tả thiết bị, hai thanh ghi cần thiết cho không gian cấu hình PCI để hỗ trợ cho USB (bảng 2.2) Các thanh ghi tiêu đề và đặc tả thiết bị thông thường nằm ngoài phạm vi trình bày của tài liệu này (Lớp các thanh ghi được đề cập trong đề tài này) Chú ý là HCD không giao tiếp với các không gian cấu hình PCI Không gian này chỉ được dùng trong bộ đếm PCI để xác định bộ điều khiển host của USB,

và phân chia tài nguyên hệ thống thích hợp

Các ký hiệu dùng để chỉ các tích chất truy xuất thanh ghi

RO Read Only Nếu một thanh ghi là chỉ đọc thì viết là không tác dụng

WO Write Only Nếu thanh ghi là chỉ viết thì đọc không có tác dụng R/W Read/Write Một thanh ghi có đặc tính này có thể được đọc và

viết Chú ý là các bít riêng biệt trong các thanh ghi R/W có thể chỉ đọc được

R/WC Read/Write Clear Một bit thanh ghi với đặc tính này có thể đọc

và viết được Tuy nhiên viết một 1 xóa (lập về 0) bit tương ứng và viết 0 là không có tác dụng

Bảng 2.1 Các thanh ghi vào ra bộ điều khiển host USB

Địa chỉ vào ra

(Địa chỉ offset) Tên gọi Đặc tả thanh ghi Truy xuất

08 - 0Bh FRBASEAD

D

Địa chỉ gốc danh sách R/W

10 - 11h PORTSC1 Điều khiển/trạng thái cổng 1 R/WC

12 - 13h PORTSC2 Điều khiển/trạng thái cổng 2 R/WC

Bảng 2.2 Các thanh ghi cấu hình PCI cho USB

Offset cấu hình Tên gọi Thanh ghi Truy xuất

00 - 08h - Các thanh ghi bổ sung cần

thiết cho đặc tả thiết bị PCI -

0C - 1Fh - Các thanh ghi bổ sung cần

thiết cho đặc tả thiết bị PCI -

20 - 23h USBBASE Không gian địa chỉ gốc R/W 24-5Fh - Các thanh ghi bổ sung cần

thiết cho đặc tả thiết bị PCI -

61 - FFh - Các thanh ghi bổ sung cần

thiết cho đặc tả thiết bị PCI -

2.2.1 Các thanh ghi vào ra USB

Trong phần này mô tả khối các thanh ghi USB đã được xác định trong không gian vào ra thông thường Phần địa chỉ vào ra gốc được lựa chọn thông qua một thanh ghi cấu hình PCI

Một số bit thanh ghi đọc viết liên hệ với sự thay đổi trạng thái của các cổng hub USB chức năng như khi đọc lại chúng phản ánh trạng thái hiện thời của cổng mà không cần biết đến trạng thái của lần ghi cuối lên thanh ghi Theo điều đó thì phần mềm dò trạng thái của cổng và đợi đến khi có trạng thái thích

hợp trước khi bắt đầu Reset bộ điều khiển host, Reset tổng thể hay Reset cổng

sẽ ngay lập tức kết thúc phiên trao đổi trên cổng mắc lỗi và loại bỏ cổng

2.2.1.1 Thanh ghi lệnh USB - USBCMD

Địa chỉ vào ra : Base + (00-01h)

6 Cờ cấu hình (CF-Configure Flag) Phần mềm HCD lập bit này khi hoạt động cuối cùng của việc lập cấu hình cho bộ điều khiển host Bit này không tác động lên phần cứng Nó chỉ được cung cấp như là dịch vụ semaphore cho phần mềm

5 Gỡ rối phần mềm (SWDBG-Software Debug) 1 là mode gỡ rối, 0 là mode bình thường Trong mode gỡ rối SW, bộ điều khiển host xoá bit Run/Stop sau khi hoàn thành một phiên giao dịch USB Phiên giao dịch tiếp theo được thực hiện khi phần mềm thiết lập bit Run/Stop trở lại 1 Bit SWDBG chỉ thao tác được khi bộ điều khiển host ở trạng thái dừng Điều này có thể xác định bằng cách kiểm tra bit HCHalted trong thanh ghi USBSTS

4 Force Global Resume (FGR) Bằng 1 bộ điều khiển host gửi tín hiện chiếm đường tổng trên USB Phần mềm thiết lập bit này bằng 0 sau 20ms kể từ khi dừng việc gữi tín hiện chiếm đường tổng ậ thời điểm

đó tất cả các thiết bị USB nên sẵn sàng cho bus hoạt động Bộ điều khiển host thiết lập bit này bằng 1 khi một trường hợp chiếm đường (kết nối, không kết nối, hay trạng thái K) được phát hiện trong khi đang

ở mode treo tổng thể Phần mềm thiết lập lại 0 để kết thúc gửi tín hiện chiếm tổng thể Việc chuyển từ 1 sang 0 tạo ra cho cổng để gửi một tín hiệu EOF tốc độ thấp Bit này vẫn bằng 1 cho đến khi EOF hoàn thành

3 Enter global suspend Mode (EGSM) Bằng 1 bộ điều khiển host đưa vào mode treo tổng thể Không một giao dịch USB xuất hiện trong suốt thời

gian này Bộ điều khiển host có thể nhận tín hiệu chiếm đường từ USB

và ngắt hệ thống Phần mềm thiết lập lại 0 để thoát khỏi mode treo Phần mềm lập bit này bằng 0 ngay khi FGR được lập bằng 0 hay sau đó Phần mềm phải chắc chắn là bit Run/Stop (bit 0) đã được xoá trước đó

2 Reset tổng thể (GRESET-Global Reset) Khi bit này được lập, bộ điều khiển host gửi tín hiệu reset tổng thể lên USB và sau đó reset tất cả các giá trị logic, bao gồm các thanh ghi trong hub Các thanh ghi hub được reset để đưa năng lượng của chúng lên trạng thái mở Bit này được phần mềm reset sau 10ms, được đề cập trong chương 7 của "USB Specification"

Chú ý là reset chip phần cứng ảnh hưởng tương tự như reset tổng thể (bit 2), ngoài trừ việc bộ điều khiển host không gửi tín hiệu reset lên USB

1 Host controller Reset (HCRESET) Khi bit này được lập, module bộ điều khiển host reset timer nội, các bộ đếm, trạng thái máy,vv để thiết lập giá trị Các giao dịch hiện thời trong quá trình trên USB bị kết thúc tức thời Bit này được reset bởi bộ điều khiển host khi quá trình reset hoàn thành

0 Run/Stop Bằng 1 là Run và 0 là Stop Khi bit này được thiết lập 1, bộ điều khiển Host sẽ tiếp tục thực thi danh mục Bộ điều khiển Host tiếp tục thực thi đến khi nào bit nay còn được lập Khi bit này bị xoá là 0,

bộ điều khiển Host hoàn thành phiên hiện thời trên USB và tạm dừng Bit HCHalted trong thanh ghi trạng thái cho biết khi bộ điều khiển Host đã hoàn thành phiên giao dịch và đưa vào trạng thái dừng Bộ điều khiển Host xóa bit này khi lỗi fatal xuất hiện, các lỗi Bus PCI Bảng 2.3: Tương quan giữa bit Run/Stop và bit gỡ rối

SWDB

G

0 0 Nếu đang thực hiện lệnh, bộ điều khiển host hoàng

thành lệnh và sau đó dừng lại Bộ đếm khung 1ms được reset và lệnh thực thi lại danh sách từ khởi đầu khung

sử dụng con trỏ danh sách khung được chọn từ giá trị hiện thời trong thang ghi FRNUM

0 1 Việc thực hiện bắt đầu lại danh sách lệnh từ Khoải đầu

khung sử dụng con trỏ danh sách khung lấy từ thanh ghi FRNUM , bộ điều khiển Host vẫn chạy đến khi bit Run/Stop bị xóa

1 0 Nếu đang thực hiện lệnh, bộ điều khiển Host hoàn thành

lệnh và sau đó dừng lại và bộ đếm khung 1ms bị dừng tại giá trị hiện thời của nó Tất cả các trạng thái được gữi lại Bộ điều khiển Host bắt đầu thực hiện lại danh sách lệnh tại nơi mà nó dừng lại khi bit Run/Stop được lập

1 1 Thực thi lại danh sách lệnh bắt đầu từ điểm dừng của

đợt thực thi trước Bit Run/Stop được lập về 0 bởi bộ điều khiển Host khi TD bắt đầu tràn Điều này làm cho

bộ điều khiển Host dừng lại sau khi thực thi TD (bước

đơn) Khi bộ điều khiển Host hoàn thành việc thực thi, bit HCHalted trong thanh ghi trạng thái được lập

2.2.1.2.USBSTS -Thanh ghi trạng thái

Địa chỉ vào ra : Base + (02 - 03h)

Giá trị mặc định : 0000h

Đặc tính : Đọc/ Viết xoá

Kích thước : 16bit

Thanh ghi này cho biết các ngắt sắp tới và các trạng thái khác nhau của

bộ điều khiển Host Các trạng thái kết quả từ phiên giao dịch trên bus nối tiếp không được cho biết trên thanh ghi này Phần mềm thiết lập một bit về 0 bằng cách viết 1 lên nó Trong phần 4, ngắt, sẽ nói rõ thêm về khía cạnh ngắt USB

15:6 Dự trữ

5 HCHalted Bộ điều khiển Host thiết lập bit này lên 1 sau khi nó dừng

việc thực hiện như là kết quả việc bit Run/Stop lập về 0, phần mềm hoặc phần cứng bộ điều khiển Host (mode gỡ rối hay mỗi lỗi ngắt nội)

4 Host Controller Process Error Bộ điều khiển Host thiết lập bit này lên

1 khi nó phát hiện lỗi tai hại và cho biết là bộ điều khiển Host phải chịu một sự kiểm tra hỏng hóc khi đang thực hiện Đặc tả giao dịch

3 Host System Error Bộ điều khiển Host thiết lập bit này lên 1 khi một

lỗi nghiêm trọng xuất hiện trong khi host hệ thống truy cập vào module

bộ điều khiển Host Trong một hệ thống PCI, điều kiện để thiết lập bit này lên 1 bao hàm cả lỗi PCI Parity, PCI Master Abort, và PCI Target Abort Khi lỗi này xuất hiện, bộ điều khiển Host xoá bit Run/Stop trong thanh ghi lệnh để ngăn chặn việc thực hiện thêm các danh sách

TD Một ngắt cứng được phát đến hệ thống

2 Resume Detect Bộ điều khiển Host thiết lập bit này lên 1 khi nó nhận

được tín hiệu "RESUME" từ một thiết hiện bị USB Điều này chỉ có nghĩa khi bộ điều khiển Host đang ở trạng thái treo tổng thể (bit 3 thanh ghi lệnh bằng 1)

1 USB Error Interrupt Bộ điều khiển Host thiết lập bit này lên 1 khi

hoàn thành một phiên giao dịch trên USB và xuất hiện lỗi điều kiện (như lỗi bộ đếm tràn dưới) Nếu TD bật khi lỗi ngắt xuất hiện cũng lập bit IOC, và cả bit này và bit 0 được lập

0 USB Interrupt (USBINT) Bộ điều khiển Host lập bit này khi một ngắt

hoàn thành trong phiên giao dịch USB mà đặc tả truyền đã thiết lập bit IOC

2.2.1.3 USBINT - Thanh ghi ngắt USB

Địa chỉ vào ra : Base + (04 - 05h)

Giá trị mặc định : 0000h

Đặc tính : Đọc/Viết

Kích thước : 16 bit

Thanh ghi này cho phép hoặc che các đáp ứng ngắt đến phần mềm Khi một bit được lập và ngắt tương ứng kích hoạt, một ngắt được phát đến host Các lỗi fatal (lỗi Host Controller Processor-bit 4, thanh ghi trạng thái USB) không thể cho phép bởi bộ điều khiển Host Các nguồn ngắt bị che trong thanh ghi này vẫn xuất hiện trong thanh ghi trạng thái để phần mềm thăm dò các hiện tượng

15:4 Dự trữ

3 Short Packet Interrupt Enable Bằng 1 là cho phép, bằng 0 thì ngược lại

2 Interrupt On Complete (IOC) Enable Bằng 1 là cho phép, bằng 0 thì

ngược lại

1 Resume Interrupt Enable Bằng 1 là cho phép, bằng 0 thì ngược lại

0 Time out/CRC Interrupt Enable Bằng 1 là cho phép, bằng 0 thì ngược lại

2.2.1.4 FRNUM- Thanh ghi số khung

Địa chỉ vào ra : Base + (06 - 07h)

Thanh ghi này phải được viết theo từ Thanh ghi này không thể viết được nếu bộ điều khiển Host không ở trạng thái STOPPED khi trong miêu tả bit HCHalted (thanh ghi trạng thái) Khi bit Run/Stop được lập thì việc viết lên thanh ghi bị bỏ qua

Bit Đặc tả

15:11 Dự trữ

10: 0 Frame List Current Index/Frame Number Các bit 10: cung cấp số

khung trong khung SOF Giá trị trong thanh ghi này tăng lên sau mỗi chu kỳ khung (xấp xỉ 1ms) Ngoài ra, các bit 9:0 được dùng để đánh

chỉ số tức thời khung và tương ứng với tín hiệu địa chỉ bộ nhớ

2.2.1.5 FLBASEADD - Thanh ghi địa chỉ Base danh sách khung

Địa chỉ vào ra : Base + (08 - 0Bh)

Bit Đặc tả

31: 12 Base Address Những bit này tương ứng với tín hiệu địa chỉ (31:12) 11: 0 Dự trữ Phải được viết là 0

2.2.1.6 START OF FRAME (SOF) MODIFY REGISTER

Địa chỉ vào ra : Base + (0Ch)

Giá trị mặc định : 40h

Đặc tính : Đọc/Viết

Kích thước : 8bit

Thanh ghi 1byte này dùng để cập nhật giá trị được dùng trong việc tạo

ra thời gian SOF trên USB Chỉ có 7bit trọng số thấp được sử dụng Khi một giá trị mới được viết lên 7bit này, thời gian SOF của khung tiếp theo sẽ được điều chỉnh Tính chất này có thể dùng để điều chỉnh các offset từ nguồn đồng

hồ phát xung đồng hồ trong bộ đếm SOF Thanh ghi này cũng có thể được dùng để duy trì đồng bộ thời gian thực với hệ thống do đó mà tất cả các thiết

bị có cùng thời gian thực Sử dụng thanh ghi này, độ dài khung có thể điều chỉnh thông qua yêu cầu trong phạm vi đầy đủ bởi đặc tả USB Giá trị thiết lập phần mềm phụ thuộc độ chính xác của đồng hồ hệ thống USB và được thiết lập bởi BIOS hệ thống

Bit Đặc tả

7 Dự trữ

6:0 SOF Timing Value Nguyên tác chỉ đạo của việc cập nhật thời gian

khung được trình bày trong chương 7 của [1] (Đặc tả USB) Thời gian chu kỳ khung (số của bộ đếm chu kỳ đồng hồ SOF để phát độ dài khung SOF) bằng 11936 cộng với giá trị trong trường này Giá trị mặc định là 64 cho thời gia chu kỳ một SOF là 1200 Với đầu vào là bộ đếm xung đồng hồ SOF 12MHz, điều này tạo ra chu kỳ khung 1ms

2.2.1.7 PORTSC- Thanh ghi điều khiển-trạng thái cổng

Địa chỉ vào ra : Base + (10 11h) (Cổng 1)

Base + (12 - 13h) (Cổng 2) Giá trị mặc định : 0080h

Truy xuất : Đọc viết

Kích thước : 16bit

Bit Đặc tả

15:13 Dự trữ

12 Suspend-R/W Bằng 1 cổng ở trạng thái treo, bằng 0 ngược lại là

không treo Bit này không được viết lên 1 khi đang treo tổng thể (bit 3 thanh ghi lệnh bằng 1) Bit 2 và 12 của thanh ghi này xác định trạng thái host như sau

Bit [12,2] Trạng thái hub X0

01

11

Không cho phép Cho phép

Treo Khi ở trạng thái treo dòng truyền xuống của dữ liệu bị chặn ở cổng này, loại trừ tín hiệu reset 0 (reset tổng thể hay reset cổng) Sự ngăn cản xuất hiện tại cuối phiên giao dịch hiện thời, nếu một phiên giao địch đã trong 11:10 Dự trữ

9 Port Reset Bằng 1 cổng được Reset, và bằng 0 thì không Khi ở trạng

thái reset, cổng bị cấm và gửi tín hiệu USB Reset Chú ý là phần mềm host phải bảo đảm rằng tín hiệu RESET hoạt động trong thời gian thích hợp đủ để mô tả lại đặc tả USB

8 Low Speed Device Attached-RO Bằng 1 có thiết bị tốc độ thấp gắn ở

cổng này, bằng 0 là thiết bị tốc độ Full Bit này không thể viết

7 Dự trữ, chỉ đọc Luôn đọc là 1

6 Resume Detect, đọc viết Bằng 1 phát hiện/điều khiển Resume trên

cổng, bằng 0 là ở trạng thái K Phần mềm thiết lập bit này lên 1 để điều khiển tín hiệu chiếm đường (Resume) Bộ điều khiển Host thiết lập bít này lên 1 nếu phát hiện quá độ J đến K trong khi cổng đang ở trạng thái treo

5:4 Line Status, chỉ đọc Các bit này phản ánh mức logic của các tín hiệu

D+(bit 4) và D-(bit 5) Những bit này được dùng để phát hiện lỗi và phục hồi cho việc chẩn đoán USB Trường này được cập nhật tại thời

điểm EOF2

3 Port Enable/Disable Change, đọc viết Bằng 1 trạng thái

Enable/Disable đã thay đổi, 0 là không thay đổi

2 Port Enable/Disable, đọc viết Bằng 1 là cho phép, và 0 là không cho

phép Cổng chỉ có thể được cho phép bởi phần mềm host Cổng bị cấm khi có các điều lỗi, hay bởi phần mềm host

1 Connect Status Change, đọc viết Bằng 1 thay đổi trạng thái kết nối

hiện thời, bằng 0 là không đổi Một sự thay đổi xuất hiện trong cổng cho bởi trạng thái kết nối cổng (bit 0) Thiết bị hub thiết lập bit này cho các sự thay đổi trạng thái kết nối các thiết bị với cổng

0 Current Connect Status, chỉ đọc Bằng 1 thiết bị đang có trên cổng,

bằng 0 là không có thiết bị Giá trị này phàn ánh trạng thái hiện thời của cổng, và có thể không tương ứng trực tiếp với hiện trạng có nguồn gốc của việc lập bit 1 (bit thay đổi trạng thái kết nối cổng)

2.2.2 Các thanh ghi cấu hình PCI (USB)

2.2.2.1 CLASS- Thanh ghi mã lớp

23:16 Base Class Code (BASEC) 0C là Bộ điều khiển BUS nối tiếp

15:8 Sub Clas Code (SCC) 03h là bộ điều khiển Bus nối tiếp đa năng

7:0 Programming Interface (PI) 00h là không cóđặc tả định nghĩa giao

diện chương trình mức thanh ghi

2.2.2.2 USBBASE - Thanh ghi không gian địa chỉ vào ra cơ sỡ

31:16 Dự trữ Phải được viết là 0

15:5 Index Register Base Address Các bit [15:5] tương ứng với các tín hiệu

hiệu địa chỉ AD[15:5]

4:1 Dự trữ Phải được viết là 0

0 Resource Type Indicator (RTE), chỉ đọc Bit này được cho lên 1 để

báo rằng trường không gian địa chỉ trong thanh ghi này đã được ánh xạ lên không gian vào ra (space I/O)

2.2.2.3 SBRN- Thanh ghi số release bus nối tiếp

Pre-release 1.0 Release 1.0

2.3 Cấu trúc dữ liệu

Trong phần này mô tả chi tiết cấu trúc dữ liệu dùng cho thông tin điều khiển, trạng thái, và dữ liệu giữa HCD (phần mềm) và bộ điều khiển Host (phần cứng)- Danh sách khung, Đặc tả truyền, và tiêu đề hàng đợi Các danh sách khung được sắp hàng trong giới hạn 4Kbyte Đặc tả truyền và tiêu đề hàng đợi phải được sắp hàng trong giới hạn 16byte

2.3.1 Con trỏ danh sách khung

Danh sách khung được trỏ trực tiếp bộ điều khiển host đến điểm đầu tiên trong danh mục của khung Các con trỏ khung được sắp xếp trong ranh giới DWORD trong Danh sách khung

+ Con trỏ danh sách khung (DWORD)

Con trỏ danh sách khung chứa một con trỏ liên kết đối tượng dữ liệu đầu tiên để xử lý trong khung, cũng như các bit điều khiển được định nghĩa như sau

Bit Đặc tả

31:4 Frame List Pointer (FLP) Trường này chứa địa chỉ của đối tượng dữ

liệu đầu tiên để xử lý trong khung và tương ứng với tín hiệu địa chỉ nhớ [31:4]

3:2 Dự trữ Những bit này phải được viết là 0

1 QH/TD Select (Q) Bằng 1 là QH, bằng 0 là TD Bit này cho phần cứng

biết có chỉ mục liên hệ với con trỏ liên kết là một TD hay QH Điều này cũng cho phép bộ điều khiển Host thực hiện loại xử lý thích hợp trên chỉ mục sau khi nó bị sai hỏng

0 Terminate Bằng 1 là khung rỗng (cỏn trỏ không thực), bằng 0 ;à con trỏ

hợp lệ (trỏ đến một QH hay TD) Bit này cho bộ điều khiển Host biết có danh mục cho khung này có

2.3.2 Đặc tả truyền

Các đặc tả truyền (TD) biểu diễn các đặc tính của phiên giao dịch yêu cầu trên USB bởi một client Các TD luôn được sếp hàng trong giới hạn 16byte Trong khi có 4 loại truyền khác nhau được hỗ trợ trên USB, tất cả TD

có định dạng giống nhau Những loại truyền khác nhau được xác định bằng một số nhỏ các bit điều khiển trong đặc tả mà bộ điều khiển Host dịch trong suốt quá trình hoạt động Tất cả các đặt tả truyền có cùng cơ sỡ, cấu trúc 32byte (H-2.1) Phần 4 DWord được phần mềm sử dụng Trong khi hoạt động, phần cứng bộ điều khiển Host thực hiện kiểm tra kỹ lưỡng các trường của TD Nếu kiểm tra bị lỗi, bộ điều khiển Host tạm dừng tức thời và phát

một ngắt đến hệ thống Ngắt này không bị che trong bộ điều khiển host

2.3.2.1 Con trỏ liên kết TD (DWORD 0: 00-03h)

DWord đầu tiên của TD chứa một con trỏ liên kết đến một TD khác hay

QH cũng như các bit điều khiển

31:4 Con trỏ liên kết (LP) Các bit [31:4] tương ứng với các tín hiệu địa chỉ

[31:4] Trường này trỏ đến một TD hay QH khác

3 Dự trữ Phải được viết là 0

2 Depth/Breadth Select (Vf) Bằng 1 là Depth trước, 0 là Breadth trước

Bit này chỉ có giá trị với hàng đợi TD và cho phần cứng biết có nên

1 QH/TD Select (Q) Bằng 1 là QH, 0 là TD Bit này cho bộ điều khiển

Host biết chỉ chỉ mục liên hệ với con trỏ liên kết là TD hay QH khác

Nó cho phép bộ điều khiển Host thực thi thích hợp loại quá trình trong chỉ mục sau nó được đưa ra

0 Terminate (T) Bằng 1 là cho trỏ liên kết không có giá trị, 0 là trường

con trỏ liên kết có giá trị Điều này cho bộ điều khiển Host biết rằng con

31 30 29 28 27 26 25 24 23 21 20 19 18 16 15 14 11 10 8 7 4 3 2 1 0

Con trỏ liên kết 0 Vf Q T

R SPI C_ERR LS ISO IOC Trạng thái R Độ dài thực

Độ dài cực đại R D EndPt Địa chỉ thiết bị PID

Con trỏ đệm

Bộ điều khiển đọc viết Bộ điều khiển chỉ đọc

Hình 2.1: Dạng tổng quát của Đặc tả truyền- TD

trỏ liên kết trong TD này không trỏ tới một chỉ mục thực khác Khi có trong nội dung hành đợi, bit này cho biết đến bộ điều khiển Host rằng không có thêm giá trị nào trong hàng đợi.Một TD bắt gặp bên ngoài phạm vi hành đợi với bit T được lập cho bộ điều khiển Host biết là đây

là TD cuối cùng của khung

2.3.2.2 TD điều khiển và trạng thái (DWORD 1: 04-07h )

Bit Đặc tả

31:30 Dự trữ (R)

29 Short Packet Detect (SPD) Bằng 1 là cho phép, 0 ngược lại Khi một

gói có bit này được lập 1 và gói là :

Một gói đầu vào

Trong một hàng đợi

Hoàn thành với một mới một độ dài thực nhỏ hơn độ dài cực đại

Sau đó TD được đánh đấu bỏ qua và QH không được cập nhật và bit trạng thái USBINT (thanh ghi trạng thái) được lập tại cuối khung Ngoài ra, nếu ngắt được cho phép, ngắt sẽ được gửi tại cuối khung 28:27 Trường này là hai bit đếm xuống để gữi dấu của số lỗi được phát hiện

khi thực thi TD

26 Low Speed Device (LS) Bằng 1 là có thiết bị tốc độ thấp, 0 là thiết bị

tốc độ Full Bit này cho biết là thiết bị nguồn (nguồn dữ liệu USB) là thiết bị tốc độ thấp, chạy ở 1,5Mbps, thay vì ở tốc độ full Có sự hạn chế đặc biệt trên việc sắp xếp danh mục cho thiết bị tốc độ thấp Nếu một cổng của hub gốc được nối với một thiết bị tốc độ full và bit này được lập lên một cho một phiên giao dịch tốc độ thấp, bộ điều khiển Host gửi một mỡ đầu tốc độ thấp trên cổng trước khi gửi PID Sẽ không thông báo trước nếu cổng của bộ điều khiển Host gốc không được nối với một thiết bị tốc độ thấp

25 Isochronous Select (IOS) 1 là đặc tả truyền đẳng thời, 0 là không

truyền đẳng thời Trường này chỉ rõ loại của cấu trúc dữ liệu Nếu bit này được lập là 1, TD là truyền đẳng thời Các TD đẳng thời luôn bị phần cứng che không hoạt độ sau mỗi quá trình, không chú ý đến kết quả giao dịch

24 Interrupt on Complete (IOC) 1 tạo ra IOC Bit này cho biết rằng nêu

phát ra một ngắt hoàn thành của khung trong việc thực hiện Đặc tả truyền này Dù cho bit Active trong TD đã được xoá khi TD bị lỗi (phiên giao dịch không có trên USB), một ngắt IOC được phát tại cuối khung

23:16 Status Bộ điều khiển Host dùng trường này để truyền các lệnh thực thi

riêng lẻ các trạng thái trả về HCD Trường này chứa các trạng thái của phiên giao dịch trước đã cho trong TD này Với TD đẳng thời, trường này luôn là trạng thái hoàn thành (không truyền lại) Cho các loại truyền khác trường này được cập nhật sau mỗi thời gian thực thi TD

Bit Đặc tả trường trạng thái

23 Active Được lập 1 bởi phần mềm để cho phép thực hiện một bản

tin giao dịch bởi bộ điều khiển Host Khi phiên giao dịch liên hệ với đặc tả này được hoàn thành, bộ điều khiển Host xóa bit này

về 0 cho biết đặc tả không được thực hiện trong giá trị đếm tiếp theo trong danh mục Bit tích cực (Active bit) cũng xóa về 0 nếu việc bắt tay bị ngưng nhận được từ điểm cuối

22 Stalled Bộ điều khiển Host lập bit lên 1 trong suốt trạng thái cập

nhật để cho biết một lỗi nghiêm trọng xuất hiện trong thiết bị/đầu cuối được chỉ đến bởi TD này Điều này có thể do babble, lỗi bộ đếm đang đếm xuống đếm 0, hay việc nhận bắt tay STALL từ thiết bị trong phiên giao dịch Lúc mà kết quả phiên giao dịch với bit Stalled được lập, bit tích cực sẽ bị xóa Nếu một bắt tay Stall nhận được từ giao dịch thiết lập, sẽ báo lại lỗi quá thời gian (Time Out Error)

21 Data Buffer Error Được bộ điều khiển Host lập lên 1 trong trạng thái cập nhật để cho biết là bộ điều khiển Host không thể duy trì việc tiếp nhận dữ liệu đầu vào (quá tải) hay không thể cung cấp

dữ liệu đủ nhanh trong khi chuyển tải Khi điều này xuất hiện, trường độ dài thực và độ dài cực đại của TD không thoả mãn

20 Babble Detect Được lập 1 bởi bộ điều khiển Host trong trạng

thái cập nhật khi phát hiện một "babble" trong lúc phiên giao dịch phát ra bơit đặc tả này ngoài ra để thiết lập bit này, bộ điều khiển Host cũng thiết lập bit "Stalled" lên 1 Khi "babble" đưa đến một lỗi nghiêm trọng trong truyền dẫn đó thì việc lập bit "Stalled" lên một bảo đảm rằng không có thêm phiên giao dịch dịch nào là kết quả của đặc tả này Việc phát hiện "babble" đưa đến kết thúc khung hiện tại tức thời

19 NAK Receive Bộ điều khiển Host thiết lập lên 1 trong trạng thái cập nhật khi bộ điều khiển Host nhận một gói "NAK" trong khi phiên giao dịch tạo ra trong đặc tả này nếu một bắt tay NAK nhận được từ giao dịch cài đặc, lỗi quá thời gian (Time out) cũng được báo lại

18 CRC/Time Out Error Được lập lên 1 bởi bộ điều khiển Host trong trạng thái cập nhật mà không nhận được đáp ứng từ thiết bị nguồn/đầu cuối trong khoảng thời gian được giới thiệu trong chương giao thức của "Đặc tả USB" Bit này cũng được lập lên 1 khi bộ điều khiển Host ở trạng thái cập nhật mà phát hiện lỗi CRC trong phiên giao dịch liên kết với đặc tả truyền này

17 Bitstuff Error Bit nay được bộ điều khiển Host lập lên 1 khi ở trạng thái cập nhật để cho biết rằng dòng dữ liệu nhận được chứa một chuỗi lớn hơn 6 lần trong một dòng

16 Dự trữ (R)

15:11 Dự trữ (R)

10:0 Actual length (Actlen) Trường độ dài thực được viết bởi bộ điều khiển

Host ở phần cuối phiên giao dịch USB để cho biết số byte chính xác được truyền Nó được dùng cho phần mềm để bảo đảm tính chính xác

dữ liệu Giá trị lập ra trong thanh ghi này được mã hóa là n-1

2.3.2.3 Thẻ bài TD (DWORD 2 : 08-0Bh)

DWord thứ 3 của TD là tiêu đề gói (Packet Head) Tiêu đề gói chứa tất

cả thông tin yêu cầu để thực hiện trong một Thẻ bài khởi đầu USB (USB Start Token)

31:21 Maximum Length (Maxlen), độ dài cực đại Trường độ dài cực đại chi

ra số cực đại của byte dữ liệu được cho phép trong việc truyền Giá trị

độ dài cực đại không chứa các byte giao thức, như PID và CRC Gói

dữ liệu cực đại là 1280 byte Độ dài gói 1280byte là độ dài gói lớn nhất theo lý thuyết để bảo đảm ăn khớp thành một khung Độ dài gói cực đại thực tế được HCD thiết lập để thích ứng với các loại và tốc độ truyền Chú ý là độ dài gói cực đại theo đặc tả USB là 1023byte Các giá trị mã trong trường này là

19 Data Toggie Bit này được dùng để đồng bộ dữ liệu truyền dẫn giữa

đầu cuối USB và host Bit này xác định dữ liệu PID đã được gửi hay chờ (0 là DATA0, 1 là DATA1) Bit chốt dữ liệu cung cấp so dãy 1bit

để kiểm tra gói trước đã hoàn thành chưa Bit này phải luôn là 0 trong

TD đẳng thời

18:15 Endpoint (EndPt) Trường 4bit này mỡ rộng địa chỉ, bên trong một

thiết bị thực được chia làm 16 điểm đầu cuối Điều này cho phép linh hoạt hơn đánh địa chỉ các thiết bị trong khi chỉ yêu cầu hơn một kênh con

14:8 Device Address Trường này xác định thiết bị cụ thể đang phục vụ như

là nguồn dữ liệu

7:0 Packet Identification (PID) Trường này chứa gói ID dùng cho phiên

giao dịch này Chỉ có các thẻ bài IN (69h), OUT (E1h) và SETUP (2Dh) là được cho phép Các bit khác trong trường này gây ra lỗi kiểm tra sự chắc chắn và treo (halt) tức thời bộ điều khiển Host Các bit [3:0] được bổ sung cho các bit [7:4]

2.3.2.4 Con trỏ đệm TD (Dword 3: 0C-0Fh)

Từ thứ 4 trong đặc tả truyền là con trỏ đệm dữ liệu cho phiên giao dịch này nó trỏ đến điểm bắt đầu của bộ đệm sẽ được dùng trong suốt phiên giao dịch Bộ đệm này tối thiểu phải dài bằng giá trị trong trường độ dài cực đại đã

mô tả trên Đệm dữ liệu này có thể là một chuỗi byte

16byte

2.3.3.1 Con trỏ liên kết tiêu đề hàng đợi (Từ 0: 00-03h)

Từ đầu tiên của QH chứa một con trỏ liên kết chỉ đến dữ liệu tác vụ tiếp theo để được xử lý sau các yêu cầu đang xử lý trong hành đợi này hoàn tất, như trong các bit điều khiển định nghĩa dưới đây

31:4 Con trỏ liên kết hàng đợi (QHLP) Trường này chứa địa chỉ của

Hình 2.2: Dạng tổng quát của tiêu đề hàng đợi

đối tượng dữ liệu tiếp theo để xử lý trong danh sách hàng ngang và tương ứng với các tín hiệu địa chỉ bộ nhớ [31:4]

3:2 Dự trữ Phải được cho là 0

1 Lựa cho QH/TD (Q) 1= QH và 0 = TD Bit này cho biết phần

cứng có mục trở bởi con trỏ liên kết là một TD hay QH khác

0 Kết thúc (T) 1 là QH cuối (con trỏ không thực), bằng 0 con trỏ là

thực (trỏ đến QH hay TD) Bit này cho bộ điều khiển Host biết đây

là QH cuối trong danh mục Nếu có các TD tích cực trong hàng đợi này, chúng được thực hiện ở cuối khung này

2.3.3.2 Con trỏ liên kết yếu tố hàng đợi (Từ 1: 04-07h)

Từ thứ hai của QH chứa một con trỏ liên kết đến mục dữ liệu đầu tiên trong hành đợi như trong định dạng dưới đây

31:4 Con trỏ liên kết nguyên tố hàng đợi (QELP) Trường này trỏ đến

địa chỉ của TD hay QH tiếp theo để xử lý trong hành đợi và tương ứng với các chân tín hiệu địa chỉ [31:4]

3 Dự trữ, phải viết là 0

2 Dự trữ

1 Lựa chọn QH/TD (Q)

0 Kết thúc (T)

2.3.4 Nguyên dạng và các tác vụ dữ liệu nguyên thủy

Những phần tiếp theo mô tả các thức để HCD và khối điều khiển Host thông tin thông qua cấu trúc dữ liệu danh mục Việc nghiên cứu theo trật tự trên xuống, bắt đầu với cơ sỡ đi từ Danh sách khung, tiếp theo xem xét đặc điểm việc xử lý từng bước tổng quát cho tất cả các đặc tả tác vụ và cuối cùng

là xét đếm tác vụ hàng đợi

2.3.4.1 Thực thi Danh mục

HCD chương trình bộ điều khiển Host với địa chỉ khởi đầu của danh sách khung và chỉ số danh sách khung, sau đó tạo cho bộ điều khiển Host thực thi danh mục bằng cách thiết lập bit Run/Stop trong thanh ghi điều khiển

để chạy Bộ điều khiển Host xử lý danh mục với mỗi lần một mục

Thực thi danh mục tiến triển theo cách thức sau Bộ điều khiển Host chọn ra trước hết một mục từ danh sách khung (H-2.4) Mục này có ba trường,

bit 0 cho biết địa chỉ là trường con trỏ là xác thực hay không Bit 1 chỉ ra địa chỉ là một tiêu đề hành đợi hay đặc tả tác vụ Trường thứ ba là trỏ đến chính nó

Nếu luân chuyển đẳng thời là được di chuyển trong một khung, mục danh sách khung trỏ đến một đặc tả tác vụ Nếu không có dữ liệu đẳng thời di chuyển trong khung đó, mục trỏ đến một tiêu đề hàng đợi hay mục được đánh đấu không xác thực và không có tác vụ được thiết lập trong khung đó Mục

được đánh dấu không thực khi bit T được lập lên 1 Nếu mục danh sách khung cho biết nó trỏ đến một đặc tả tác vụ, bộ điều khiển Host đưa ra mục và bắt đầu hoạt động cần thiết để thiết lập một giao dịch trên USB Mỗi TD bao gồm một trường liên kết, nó trỏ đến mục tiếp theo như đã chỉ ra trong TD hay

QH Nếu mục danh sách khung chứa một con trỏ đến QH, bộ điều khiển Host

xử lý thong tin từ QH để xác định địa chỉ đối tượng dữ liệu tiếp theo mà nó cần xử lý

a Xử lý đặc tả tác vụ

Hình 2.4: Ví dụ sơ đồ bố trí danh mục

Có ba chuỗi sự việc nối tiếp xuất hiện đến hoàn thành việc thực thi một đặc tả tác vụ (H-2.5) Các bước được liệt kê trong danh sách sau

1 Bộ điều khiển Host lấy ra và giải mã đặc tả truyền Giả sử cho giao dịch từ Host đến chức năng, bộ điều khiển chờ để gửi đến giao dịch USB đến khi FIFO lấp đầy một "trigger point" thích hợp Khi đạt ngưỡng, sau đó bộ điều khiển Host có thể bắt đầu phát Thẻ bài Giao dịch Nếu hướng là chức năng đến Host, thẻ bài giao dịch có thể được phát ra khi sẵn sàng sau khi TD đã được nhận

2 Việc thứ hai là chính Giao dịch USB Một giao dịch qua ba đoạn dữ liệu để hoàn thành Khoảng thời gian kéo dài phụ thuộc kích thước cực đại của tác vụ dữ liệu, như đặt tả trong TD

3 Hoạt động cuối bao gồm thời gian yêu cầu để cập nhật cấu trúc dữ liệu cho việc xử lý giao dịch-Post Chuẩn hóa, thời gian này có thể ẩn

đi thông qua việc viết qua bus đến bộ nhớ hệ thống, nếu bus hỗ trợ dung lượng này

Bộ điều khiển host thực thi một TD sử dụng như sau, phương pháp tổng quát Các bước cơ sỡ chung cho tất cả các mô hình TD Các chuỗi phần biểu hiện các bước xử lý duy nhất cho mỗi mode TD

1 Bộ điều khiển lấy TD ra

2 Thẻ bài khối, các bit thực trongthẻ bài TD

Hình 2.5: Sơ đồ khối của một phiên giao dịch ví dụ

3 Nếu là Host đến chức năng thì

[Truy xuất PCI] phát yêu cầu dữ liệu, thông qua con trỏ đệm TD chờ đoạn dữ liệu đầu tiên đến

4 [Khởi đầu Giao dịch USB] phát thẻ bài (từ thẻ bài ở 2) và bắt đầu phát

dữ liệu

Nếu (Host đến chức năng) thì nhảy đến bước 5

Còn không nhảy đến bước 6

5 Lấy dữ liệu từ bộ nhớ (thông qua Con trỏ đệm TD) và truyền dẫn trên USB đến khi đọc được các byte độ dài cực đại TD và truyền đi Nhảy đến 8

6 Đợi dữ liệu đến (từ USB) Viết byte đến vào bộ nhớ bắt đầu tại con trỏ đệm TD Bộ đệm trong bộ điều khiển Host báo hiệu cuối gói dữ liệu

Số byte nhận được phải nhỏ hơn độ dài cực đại của TD; độ dài vùng nhớ tương ứng phải lớn hơn độ dài cực đại TD

7 phát bắt tay trên cơ sỡ trạng thái dữ liệu nhận (Ack hay Time-out) Nhảy đến 9

8 Đợi bắt tay, nếu có yêu cầu (Phần cuối giao dịch USB)

9 Cập nhật trạng thái [Truy xuất PCI], (Trạng thái TD và Độ dài thực TD)

10 Tiếp tục đến mục tiếp theo

b Tác vụ đẳng thời

Các đặc tả đẳng thời được liên kết trong một danh sách trên một khung

cơ sỡ Điều này cho phép các client lên danh mục lưu chuyển để xuất hiện tại điểm cụ thể trong thời gian 1ms Dịch vụ đẳng thời cung cấp một tốc độ truyền dữ liệu ổn định giữa host và điểm cuối Các TD đẳng thời được xử lý như sau

1 Bộ điều khiển Host lấy ra TD đẳng thời

2 Bộ điều khiển Host giải mã các trường TD để xác định đặc tính giao dịch

3 Bộ điều khiển Host phát thẻ bài USB

4 Khi giao dịch hoàn thành, Bộ điều khiển Host cập nhật trạng thái đánh dấu TD không hoạt động

5 Bộ điều khiển Host lấy ra TD hay QH trỏ đến bởi trường con trỏ liên kết của TD hiện thời

6 Quá trình tiếp diễn

c Tác vụ Khối, Điều khiển và ngắt

Các TD Khối, Điều khiển và Ngắt nhận được từ chúng dữ liệu được bảo mật phân phối đặc tính tác vụ thông qua việc sử dụng hàng đợi Từ một phông phần cứng, chúng hoạt động một cách chính xác Các cách thức khác nhau được tạo bằng cách chương trình hóa các trường của TD Các TD không đẳng thời được xử lý như sau

1 Bộ điều khiển Host lấy ra tiêu đề hành đợi (QH) và kiểm tra hoạt động chỉ mục

2 Nếu chỉ mục là tích cực, Bộ điều khiển Host lấy ra TD hay QH được trở bởi con trỏ nguyên tố QH Nếu TD nhay đến 3 Nếu là QH nhảy

về 1 Nếu chỉ mục không hoạt động, nhảy đến 10

3 Bộ điều khiển Host giải mã các trường TD xác định đặc tính giao dịch

4 Bộ điều khiển Host phát thẻ bài USB và thực hiện giao dịch

5 Khi giao dịch hoàn thành, Bộ điều khiển Host cập nhật trạng thái

6 Nếu giao dịch thành công, TD được đánh dấu không hoạt động Nhảy đến 9

7 Còn không nếu giao dịch không thành công, nhưng ngưỡn lỗi không đến được, TD được thoát khỏi vì thế nó có thể được xét lại trong một chuỗi khung Nhảy đến 10

8 Còn không nếu giao dịch không thành công và vượt quá ngưỡn lỗi,

TD được đánh dấu không hoạt động Nhảy đến 10

9 Bộ điều khiển Host viết con trỏ từ TD hiện hành thành trường con trỏ nguyên tố của cấu trúc QH Nếu bit Vf được lập trong con trỏ liên kêt, nhảy đến 2 Nếu không thì nhảy đến 10

10 Bộ điều khiển Host lấy ra QH hay TD được trỏ đến bởi trường con trỏ liên kết tiêu đề hàng đợi của QH hiện thời Nếu trường con trỏ liên kết tiêu đề hàng đợi lập bit T lên 1 HC chạy không đến khi thời gian khung 1ms kết thúc

11 Quá trình tiếp diễn

d Thanh ghi lệnh, trạng thái và sự ảnh hưởng bit trạng thái TD

Bảng 2.4 chỉ ra ảnh hưởng giữa các bit trong thanh ghi lênh, trạng thái

và các trường trạng thái trong TD

Bảng 2.4: ảnh hưởng bit thanh ghi lệnh, thanh ghi trạng thái và trạng thái TD

Run/

Stop

USB int

USB Error Int

Resum

e Recei- -ved

Host system error

HC Proces

s error

HC halt

config flag

Active Bit in

TD

status

Babble

in TD status

Stall bit in

TD status

QH bao gồm hai con trỏ liên kết và được cấu thành như hai DWORD liên tiếp DWORD thứ nhất là con trỏ ngang (Con trỏ liên kết tiêu đề hàng đợi),

sử dụng để liên kết một tiêu đề đơn với các tiêu đề hàng đợi khác, hay với một

TD (cấu trúc đích phụ thuộc vào bit Q) Nếu bit T được thiết lập, QH này biểu thị cấu trúc dữ liệu cuối trong khung hiện tại Bit T cho biết bộ điều khiển host không cần xử lý tiếp cho đến khi bắt đầu một khung tiếp theo DWORD thứ hai

là con trỏ dọc (Con trỏ liên kết phần tử hàng đợi) để trỏ đến cấu trúc dữ liệu đầu tiên (TD hay QH) đang được QH sử dụng Nếu bit T được thiết lập, hàng đợi là rỗng Con trỏ này có thể trỏ đến một TD hay một QH khác

Hình H-2.7 mô tả ví dụ với 4 hàng đợi QH đầu (ngoài cùng bên trái) là một ví dụ về hàng đợi “entry”; bit T trong con trỏ liên kết dọc được lập 1 Con trỏ liên kết ngang liên kết với một QH khác và liên hệ với một một TD hợp lệ

Điển hình Con trỏ dọc trong một QH trỏ đến một TD Tuy nhiên, như

đã nêu trong H-2.6 (thứ ba từ trái qua) con trỏ dọc trỏ đến một QH khác Khi điều này xuất hiện, một Q Context mới được đưa vào và Q Context ngay vào

là NULL (Bộ điều khiển host không cập nhật trường con trỏ dọc)

QH ngoài cùng bên phải là một ví dụ của nút kết thúc một khung Từ con trỏ liên kết ngang của nó có bit T được lập, Bộ điều khiển Host giả thiết

là không làm việc tiếp để hoàn thành khung hiện thời Tiêu đề hàng đợi được dựa trên cơ sỡ các tính chất sau

 Một con trỏ liên kết dọc QH (Con trỏ liên kết thành phần hàng đợi) liên hệ đến đỉnh hàng đợi thành viên Một con trỏ liên kết ngang QH (Con trỏ tiêu đề hàng đợi) liên hệ đến thành phần làm việc tiếp theo trong khung

 Mỗi con trỏ thành viên hàng đợi đều liên hệ đến một thành phần tiếp theo trong hàng đợi

 Trong loại hình đơn giản nhất, Bộ điều khiển host theo liên kết dọc trỏ đến một thành phần hàng đợi, sau đó thực hiện nó Nếu trạng thái hoàn

Hình 2.6: Ví dụ các điều kiện hàng đợi

thành của TD thoả mãn tiêu chuẩn gia tăng, bộ điều khiển host cho trước hàng đợi bằng việc viết con trỏ liên kết của TD vừa thực hiện thành con trỏ liên kết thành phần của QH Lần tiếp theo tiêu đề hàng đợi được xem xét, thành phần hàng đợi tiếp theo sẽ là thành phần đỉnh

 Thông qua hai tuỳ chọn: chiều ngang trước hay chiều dọc trước Một cờ trong mỗi TD (Vf) điều khiển xem xét là chiều ngang hay chiều dọc trước Mặc định là chiều ngang trước Cho chiều ngang trước, bộ điều khiển host chỉ thực hiện phần tử đỉnh từ mỗi hàng đợi Hướng thực hiện là

QH (Con trỏ liên kết thành phần hàng đợi)  TD  Viết lại QH (Con trỏ liên kết thành phần hàng đợi)  QH ( Con trỏ liên kết tiêu đề hàng đợi)

Ngang trước cũng biểu hiện cho mọi quá trình thực thi giao dịch là hỏng với tiêu chuẩn gia tăng Điều này nghĩa là nếu TD hàng đợi sai hỏng, hàng đợi không tăng thêm, và bộ điều khiển xét lại con trỏ liên kết tiêu đề hàng đợi của

 Trong thực hiện dọc trước, phần tử đỉnh hàng đợi phải được hoàn tất thành công thỏa tiêu chuẩn gia tăng của hàng đợi Nếu bộ điều khiển đang

xử lý hàng đợi, và tiêu chuẩn gia tăng được tiếp nhận, và bit Vf được lập, bộ điều khiển theo con trỏ liên kết của TD để đến mục làm việc tiếp theo

 Chú ý rằng bất chấp mô hình xem xét, khi tiêu chuẩn gia tăng được tiếp nhận, con trỏ liên kết của TD thành công được viết lại là con trỏ liên kết thành phần hàng đợi của QH

 Khi bộ điều khiển host bắt gặp một QH, nó lưu QH vào bên trong,

và thiết lập trạng thái cục bộ để cho biết nó đang ở trong Q-context Nó cần trạng thái này để cập nhật QH đúng (tự động gia tăng) và cũng để tạo quyết định chính xác việc xem xét Danh sách khung

 Giới hạn sự gia tăng của các hàng đợi để tiêu chuẩn gia tăng bảo đảm dòng phân chia dữ liệu

 Một hàng đợi là không bao giờ gia tăng khi có trạng thái lỗi hoàn thiện

 Bảng B-2.5 liệt kê tiêu chuẩn gia tăng tổng quát, trên cơ sỡ các trạng thái thực thi của TD tại đỉnh của hàng đợi tích cực

Bảng 2.5: Tiêu chuẩn gia tăng hàng đợi

Chức năng đến host (IN) Host đến chức năng (OUT)

Non-NULL NULL Error/NAK Non-NULL NULL Error/NAK Tăng Q Tăng Q Gửi lại Q Tăng Q Tăng Q Gửi lại Q Bảng B-2.6 là bảng quyết định mô tả sự kết hợp chắc chắn của các bit con trỏ liên kết và hoạt động kèm theo khi tiêu chuẩn gia tăng cho tác vụ truyền hàng đợi tiếp nhận Tiêu đề cột cho trường con trỏ liên kết được mã

hóa, dựa trên danh sách sau:

Bảng 2.6: Bảng quyết định xem xét danh sách USB

Sử dụng TDLD đến TD tiếp theo

2 0 - - - - X X 1 Không ở hàng đợi

Thực hiện TD

Cuối khung

Không ở hàng đợi Thực hiện TD

Sử dụng TDLP để lấy tiếp (TD hay QH)

Lập Qcontext bằng 1

Trong hàng đợi

Sử dụng QELP để lấy TD Thực thi TD

Cập nhật QELP với TDLP

Sử dụng QHLP lấy TD tiếp theo

Trong hàng đợi

Sử dụng QELP để lấy TD Thực thi TD

Cập nhật QELP với TDLP

Sử dụng TDLP lấy TD tiếp theo

Trong hàng đợi

Sử dụng QELP để lấy TD Thực thi TD

Cập nhật QELP với TDLP

Sử dụng TDLP lấy tiếp (QH + QE)

Trong hàng đợi Hàng đợi rỗng

Sử dụng QHLP lấy TD tiếp theo

Cập nhật QELP với TDLP Cuối khung

Trong hàng đợi Hàng đợi rỗng Cuối khung

Trong hàng đợi

Sử dụng QELP để lấy TD Thực thi TD

Cập nhật QELP với TDLP

Sử dụng QHLP lấy (QH+QE)

Trong hàng đợi Hàng đợi rỗng

Sử dụng QHLP lấy (QH+QE)