Chương 3: Mạch logic tổ hợp pot

Phương pháp thiết kế mạch logic tổ hợpPhân tích yêu cầu Lập bảng chân lí Tối thiểu hóa Vẽ sơ đồ logic Xác định các biến vào ra và quan hệ giữa chúng Dùng 0,1 để mô tả giá trị biến đầu ra

I Đặc điểm cơ bản và phương pháp

2 Phương pháp thiết kế mạch logic tổ hợp

Phân tích yêu cầu

Lập bảng chân lí

Tối thiểu hóa

Vẽ sơ đồ logic

Xác định các biến vào ra và quan hệ giữa chúng

Dùng 0,1 để mô tả giá trị biến đầu ra theo biến vào

Đơn giản hóa biểu thức logic dùng bìa Các-nô hoặc biến đổi

Mô tả biểu thức tối giản bằng các cổng logic

Khái niệm

• Mã hoá là việc sử dụng kí hiệu để biểu thị một đối tượng xác định hoặc một tín hiệu xác định nào đó

• Bộ mã hoá là mạch điện thực hiện thao

tác mã hoá

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 7

1 Bộ mã hóa nhị phân

• Bộ mã hoá nhị phân là mạch điện dùng n bit để mã hoá

tín hiệu.

• Thiết kế bộ mã hóa nhị phân 3 bit (n=3)

- Tại mỗi thời điểm chỉ có một đầu vào tích cực

- Giá trị tổ hợp bít nhị phân đầu ra (CBA) cho biết số thứ tự đầu vào tích cực

m· ho¸

C¸c bit nhÞ ph©n m·

-Inputs: 8 -Outputs: 3

10101011100110

000001111

765

4 y y y y

763

2 y y y y

753

1 y y y y

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 9

2 Bộ mã hóa nhi-thập phân (Decimal-to-BCD Encoder)

-Inputs: 10 -Outputs: 4

2 Bộ mã hóa nhi-thập phân

B C D

0

0 1 1 0 0 1 1 1 1 1 1 0 0 0

0

0 0 0 0 0 0 0 0

0 1

(0) (1) (2) (3) (4) (5) (6) (7) (8) (9)

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 11

2 Bộ mã hóa nhi-thập phân

3.Bộ mã hóa ưu tiên

• Các bộ mã hoá vừa xét , tại mỗi thời điểm chỉ có một biến vào duy nhất ở trạng thái tích cực.

• Nhiều khi, cùng một lúc có thể có từ 2 biến vào trở lên ở trạng thái tích cực;

=>Nên cần thiết phải có ưu tiên khi mã hoá.

Biến vào nào có mức ưu tiên cao hơn

được mã hoá trước.

Bộ mã hoá như vậy được gọi là bộ mã

hoá ưu tiên

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 13

3.Bộ mã hóa ưu tiên

Ví dụ

Keyboard

Encoder

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 15

4 Một số mã thông dụng

8421 0000

1111 1110 0111 0110 0101 0100 0011 0010 0001

0000 0000

0001 0010 0011 0100 1011 1100 1101 1110 1111

2421(B) 5211

1111 1101 1100 1001 1000 0111 0101 0100 0001 0000

Vßng d­ 3 0010 0110 0111 0101 0100 1100 1101 1111 1110

1010 00001

00011 00111 01111 11111 11110 11100 11000 10000 00000 ph¶i DÞch

Hình 4.9 Bảng các loại mã nhị- thập phân thông dụng

4 Một số mã thông dụng

0100 7

0101 6

0111 5

0110 4

0010 3

0011 2

0001 1

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 17

1 2 3 4 5 6 7 8 9 a b c d e f

s c

v f

h

g

x W

e

d

u t

q p

o

l

n m k

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 19

Khái niệm

• “A decoder is a digital circuit that detects the presence of

a specified combination of bits (code) on its inputs and indicates the presence of that code by a specified output level In its general form, a decoder has n input lines to handle n bits and from one to 2 n output lines to indicate the presence of one or more n-bit combinations.”

0 0011001

1 10101010

C B A y0 y1 y2 y3 y4 y5 y6 y7

1 0 0 0 0 0 0 0

00000010

00000100

0000100

0

00010000

0010000

0

01000000

10000000

A A

.A B C

A B.

C

.B.A C

y 3 

A B C.

y 4 

.A B C.

y 5 

A C.B.

y 6 

C.B.A

y 7 

1 Bộ giải mã nhị phân

CS1, CS2: Enable

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 23

Ví dụ

A simplified computer 1/0 port system with a port address decoder with only four address lines shown.

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 25

2.Bộ giải mã nhị – thập phân

0 1 0

1 x x x x x x x x x x 10

11 12 13 14 15

0 1 1 1 1 1 1 1 1 1

1 0 0 1

0 0 0

1 1 1 1 1 1 1 1 1 0 1

1 1 0 1 1 1 1 1 1 1

0 1 1 1

0 1 1

0 1 1 1 1 1 1 0 1 1 1

1 1 1 1 0 1 1 1 1 1

0 1 0 1

0 0 1

0 1 1 1 1 0 1 1 1 1 1

1 1 1 1 1 1 0 1 1 1

0 0 1 1

0 1 0

0 1 1 0 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1 0 1 0

9 8 7 6 5 4 3 2

0 0

0 0

0 1 0

y1 y2 y3 y4 y5 y6 y7 y8 y9

x x x x x x x x x x

1 0 1 1

x x x x x x x x x x

1 1 0 0

x x x x x x x x x x

1 1 0 1

x x x x x x x x x x

1 1 1 0

x x x x x x x x x x

1 1 1 1

D C B A

2.Bộ giải mã nhị – thập phân

A B C D

y

D C B

A A B C

D D

C B A A B C D

5  f)y 4  C B A

.B.A C g)y  h)y  C B A i)y  D . C . B .A k)y  D C B A

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 27

2.Bộ giải mã nhị – thập phân

(bộ giảI mã BCD)

a LED 7 thanh

LED: Light-Emitting Diode

- Dùng để hiển thị kí tự là 10 chữ số

hệ thập phân từ số 0 đến số 9

- Mỗi thanh là một Đi-ốt bán dẫn có khả

năng phát sáng khi có dòng điện thuận chảy qua

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 31

A

dp g f e d c b a

dp

c d e

a b g f

g f A a b

c A d e a)

b a K f g

f

g ba

e

d cdp

b Thiết kế bộ giải mã cho LED 7 thanh

Bước 1: Phân tích yêu cầu

BCD-to-7 -Semgent- Encoder

-Segment BCD

LED-7-0-9

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 33

• Đầu vào (4): A, B, C, D

• Đầu ra (7) : a, b, c, d, e, f, g

Bước 2: Lập bảng chân lí (LED kiểu Anode chung)

- a, b, c, d, e, f, g sáng khi được cấp nguồn 0 V

-> tích cực ở mức thấp

- Cách hiển thị các ký tự số 0->9 bằng LED

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 35

10 X x x x x x X 0

1

0

1

… x x x x x X X

1

1

1

9 0 0 1 0 0 0 0 1 0

0

1

8 0 0 0 0 0 0 0 0 0

0

1

7 1 1 1 1 0 0 0 1 1

1

0

6 0 0 0 0 0 1 0 0 1

1

0

5 0 0 1 0 0 1 0 1 0

1

0

4 0 0 1 1 0 0 1 0 0

1

0

3 0 1 1 0 0 0 0 1 1

0

0

2 0 1 0 0 1 0 0 0 1

0

0

1 1 1 1 1 0 0 1 1 0

0

0

0 1 0 0 0 0 0 0 0 0

0

0

S ố

g f e d c b a A B

C

D

0 1

1

1

1 0

0

1

0 0

0

1

1 1

1

0

0 1

1

0

1 0

1

0

0 0

1

0

1 1

0

0

0 1

0

0

1 0

0

0

0 1 0 0 0 0 0 0 0 0

0

0

S ố

g f e d c b a A B

C

D

0 1

1

1

1 0

0

1

0 0

0

1

1 1

1

0

0 1

1

0

1 0

1

0

0 0

1

0

1 1

0

0

0 1

0

0

1 0

0

0

0 0

0

0

S ố

g f e d c b a A B

C

D

Bước 3: Tối giản hóa biểu thức logic

- Hàm logic biểu diễn thanh a (dùng bảng Các-nô)

x X

0 0

X x

x x

0 0

0 1

0 0

1 0

BA

00 01 11

10

T V

Do Xa

Xa=B

V =D

T =CA Do=

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 37

Tối thiểu hóa biểu thức logic

A B

C

A B B.A C

b    d  D  C .B  B. A  C . A  C. B .A

A B.

A C

e   f  D  C. B  C. A  B . A g  D  C. B  C .B  B. A

Bước 4: Vẽ sơ đồ logic

=> Kết quả có biểu thức của các nguyên biến:

A C CA B

D

a    

A B BA

C

b   

A B

C

c   

.A B C.

A C A B.

.B C D

A B.

A C

A B A C.

B C.

D

A B.

.B C B C.

D

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 39

Sơ đồ mạch logic

D C B A A B C D a

Sơ đồ mạch logic

7447

c Phần mềm mô phỏng Proteus

mạch điện tử

điều khiển như MCS-51, PIC, AVR,

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 43

Sử dụng thanh công cụ chuẩn

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 45

Các thao tác cơ bản

• Tìm linh kiện

• Chọn linh kiện

• Di chuyển linh kiện

• Xóa linh kiện

• Đi dây

• Chạy chương trình

+ AND (2 đầu vào): 74LS08

+ NOR (4 đầu vào): 74HC4002

+ LED 7 thanh kiểu Anode

+ NOT

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 49

Bài tập về nhà

• Bài 1: Tối giản hóa các biểu thức

logic cho các thanh b,c,d,e,f,g

• Bài 2: Thiết kế mạch giải mã LED 7 thanh theo kiểu Cathode chung

(7848)

• Bài 3: Tìm hiểu ứng dụng Proteus và thực hiện lại các ví dụ đã thực hiện

trên lớp

IV Bộ so sánh

• Bộ so sánh là mạch điện để so sánh 2 số nhị phân

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 51

IV Bộ so sánh 4 bít

Ví dụ

• Dùng 74HC85 thiết kế bộ so sánh 8 bit

a

0 0 1 1

1 0 1 0

0 1 1 0

a

c s

a)

c

0 1 0 1

i-1

b

0 0 1 1

i i

0 0 0 0

1 0 0 0

The Ripple Carry Adder

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 55

The Look-Ahead Carry Adder

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 57

V Bộ cộng

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 59

VI Bộ chọn kênh

• Bộ chọn kênh là mạch điện tử sử dụng n tín hiệu điều

khiển để lựa chọn cho phép một trong số 2 n tín hiệu

được đưa lên kênh truyền.

VI Bộ chọn kênh

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 61

VI Bộ chọn kênh

Ví dụ

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 63

Ví dụ

VII Bộ nhớ ROM

1 Bộ nhớ chỉ đọc (Read Only Memory)

D

0 1 0 1

1 2

1 1 0 1

D D

0 1 0 1

3 0

1 0 1 1

3

D

+E Giải mã địa chỉ

Mạch

đầu ra

0 trận

Dây bit

+Ecc

9/12/2010 3:09 PM Chương 4 Mạch logic tổ hợp 67

3 Bộ nhớ chỉ đọc có thể nạp

chương trình nhiều lần (EPROM)

– Phân loại

• EPROM – Xoá bằng tia cực tím, nạp bằng điện;

• EEPROM- Xoá , nạp bằng điện.