Bài Giảng Thiết Kế Hệ Thống VLSI ( Full Slide )

Title Layout Chương mở đầu Tổng quan VLSI THIẾT KẾ HỆ THỐNG VLSI Vai trò của VLSI và lịch sử phát triển • Vi mạch điện tử đóng vai trò quan trọng trong đời sống và các ngành công nghiệp như năng lượng[.]

Chương mở đầu: Tổng quan VLSI

THIẾT KẾ HỆ THỐNG VLSI

Vai trò của VLSI và lịch sử phát triển

• Vi mạch điện tử đóng vai trò quan trọng trong đời sống và

các ngành công nghiệp như: năng lượng, điện tử công

nghiệp, điện tử tiêu dùng, viễn thông, điều khiển tự động,

CNTT, cơ khí chính xác, hàng không cho đến các ngành

Công nghiệp dân dụng, nông nghiệp, dịch vụ thẻ smart,

thương mại điện tử, công nghiệp quốc phòng…

• Hệ thống vi mạch hiện nay đã được tích hợp mật độ rất

cao VLSI (Very large scale integrated circuits)

(MSILSIVLSI)

• Số lượng transistor trên đơn vị cm2 gia tăng chóng mặt

• Công nghệ vi mạch hiện tại ở mức 5nm, và tiến tới 1nm

trong tương lai vài năm tới

• Định luật Moore: số lượng transistor (bóng bán dẫn) tăng

cứ gấp đôi sau mỗi 18 tháng

• Giá trị thương mại của ngành công nghiệp bán dẫn silic

gia tăng rất nhanh, trung bình 8,6%/năm, có giá trị thị

trường hàng ngàn tỷ USD

Sơ đồ tổng quan thiết kế VLSI

• Các bước (step, section) trong

• Mỗi bước đảm nhiệm một khâu

• Các khâu có mối quan hệ chặt chẽvới nhau không thể tách rời

CHU TRÌNH THIẾT KẾ MỘT HỆ THỐNG VLSI

Chu trình thiết kế hệ thống VLSI trong thực tế

Các chỉ tiêu kỹ thuật của hệ thống

Xác định các chỉ tiêu kỹ thuật và chất lượng

• Chất lượng hoạt động của hệ thống như: tốc độ, công suất, mật độ tích hợp, trễ…

• Các tính năng mà hệ thống phải/có thể đáp ứng

• Kích thước vật lý: diện tích vùng die

• Kỹ thuật và phương pháp thiết kế

• Công nghệ sử dụng để sản xuất: ebeam writing, DUV-photolithography, các kỹ thuật ăn mòn…

Lựa chọn và thiết kế kiến trúc cơ bản cho hệ thống

• Sử dụng kiến trúc cho chip xử lý

RISC/CISC?

• Số lượng các bộ ALU, GPU

• Xử lý dấu phảy động

• Số lượng lõi, nhân

• Số lượng và cấu trúc của các

pipeline

• Kích thước bộ nhớ cache

Xác định các khối chức năng và hoạt động của các khối

• Xác định các khối chức năng chính

của hệ thống VLSI chip

• Các mô tả tổng quát cho các khối và

tương tác giữa các khối mạch

• Hoạt động và trạng thái vào ra cùng

xung nhịp

• Kỹ thuật/phương pháp thiết kế

• Phương pháp mô phỏng hệ thống

Thiết kế logic của hệ thống

• Chu trình điều khiển của hệ thống

• Độ rộng của các đơn vị dữ liệu,

thanh ghi

• Mô tả RTL (Register Transfer Level)

• Các biểu diễn logic Boolean tối

thiểu

• Kích cỡ bộ nhớ đệm (cache)

• Mô tả bằng ngôn ngữ mô tả phần cứng như Verilog, VHDL

Sản xuất chip

• Các bố trí mạch (layout diagram) được chuyển thành các băng (tape, cassette) với các mẫu mặt nạ thích hợp (mask, pattern)

• Dựa trên các mask, quy trình sản xuất trong các xưởng đúc (foundry) hay phòng sạch (clean room) để tạo các vùng bán dẫn như mong muốn

và loại bỏ các vùng thừa, vùng

không mong muốn

• Kiểm tra tính đúng đắn của mạch sản xuất ra về đặc tính điện, nhiệt

Đóng gói, kiểm tra và sửa lỗi

• Cắt chip riêng rẽ trên mỗi ô (cell) chế tạo

• Đóng gói chip bởi các tiến trình: dual

inline package, pin grid array, ball grid

array, quad flat package hoặc để chip trần

• Đo kiểm thực nghiệm đánh giá các đặc

tính và đo lường hiệu năng hoạt động

• Nếu có lỗi thì phải thực hiện lại tiến trình

và debug

• Sản phẩm đo kiểm chất lượng tốt thì sẽ

đưa vào quy trình sản xuất hàng loạt

(mass-producibility)

Lược đồ chữ Y của chu trình thiết kế

Các kiểu thiết kế VLSI

• Full-custom design: Dạng thức hình học và vị trí của mọi transistor đượctìm kiếm và xác định tối ưu một cách đặc biệt như: thời gian thiết kế, độ

linh động, độ tin cậy, tốc độ hoạt động, công suất và tiêu tán năng lượng

• Semi-custom design: Dựa trên các cấu trúc cơ bản có sẵn trên mỗi cell

chuẩn

• Programmable design: FPGA, ASIC, SoC/NoC

• Lựa chọn các thiết kế hệ thống VLSI phụ thuộc vào yêu cầu chất lượng củathiết kế và công nghệ sử dụng, thời gian sống, thời gian tung ra thị trường, chi phí sản xuất thành phẩm

Các kiểu thiết kế VLSI

Full-custom design

Thiết kế dựa trên ô chuẩn CBIC(Cell-based Integrated Circuit)

• Các ô (cell) chuẩn là nhóm các

transistor và các kết nối được xây

dựng để thể hiện một hàm logic cho

trước (NAND, NOR, NOT) hoặc các

phần tử nhớ như D-latch, Flip-flop,…

• Các cell chuẩn có thể được thiết kế

sẵn với nhiều phiên bản khác nhau

sẵn cho các lựa chọn linh động

• Cho phép người thiết kế ở mức logic

tập trung vào phần thiết kế của mình

Thiết kế mảng cổng mặt nạ MGA (Masked gate array)

• Thiết kế mặt nạ kim loại và quá trình

xử lý được sử dụng

• Yêu cầu hai giai đoạn: tạo mảng

transistor độc lập và thực hiện thay

đổi theo chủ ý bằng cách tạo ra kết

nối kim loại giữa các transistor của

mảng

FPGA (Field-Programmable Gate Array)

• FPGA chứa hàng chục đến trăm nghìn, thậm

chí triệu cổng logic với các kết nối

interconnects có thể khả trình cho phép

người sử dụng lập trình cấu trúc phần cứng

nhằm thực hiện chức năng mong muốn

• Khả năng lập trình thông qua điều khiển hiệu

ứng trường

• Cho phép định hình cấu trúc nhanh, có thể

cấu hình lại được

• FPGA bao gồm: các I/O ports, buffers, mảng

logic các khối: kênh định tuyến/chọn đường

ngang, dọc và khối logic có thể cấu hình

Programmable design

Chu trình tổng quát cho thiết kế chip sử dụng FPGA

1 Xác định các chỉ tiêu kỹ thuật

2 Thiết kế các khối chức năng

3 Viết các mô tả hoạt động của các chức năng sử dụng ngôn ngữ

mô tả phần cứng HDL (hardware description language)

4 Tổng hợp các kiến trúc ánh xạ, phân chia thành các mạch hoặc cell logic

5 Định vị và kết nối: gán các cell logic riêng rẽ vào các vị trí của FPGA và xác định các kết nối giữa các cell phù hợp với sơ đồ đấu nối (netlist)

6 Mô phỏng đánh giá hoạt động của chip, kiểm tra tính hợp lệ (verification)

7 Tải chương trình xuống FPGA

Programmable design

Thiết kế sử dụng/dựa trên sở hữu trí tuệ IP

IP là intellectual property : sở hữu trí tuệ

IP là một xu thế tất yếu trong thiết kế chip VLSI bởi vì:

 Mức độ tích hợp và quy mô chip VLSI hiện tại là cực lớn

 Không một đội ngũ thiết kế nào có thể thiết kế chip từ đầu đến cuối mọi công đoạn

 Một số khối chức năng như kiến trúc đồng xử lý, thanh ghi dịch đặc biệt, bộ đệm

cache…không dễ gì thiết kế lại mà không vi phạm bản quyền IP bởi khó khăn phát triển ý tưởng cũng như sáng tạo kiến trúc đột phá

IP trong VLSI là gì?

 Ban đầu IP là các cấu trúc ô chuẩn (standard cell), hay die chuẩn

 Hiện nay, IP là các module từ các ô chuẩn, kiến trúc đặc biệt thành ghi, các thành phần công nghệ, các thành phần thư viện mới, kết nối vào ra…thậm chí cả CPU

 Phiên bản chip thế hệ trước là IP cho thế hệ sau kế thừa

 Thiết kế IP là cực kỳ quan trọng trong các hệ thống VLSI hiện đại

 Khi các hệ thống chip SoC hay NoC hoàn chỉnh thì phần doanh thu chính là thành

phần gia tăng do lựa chọn kiến trúc kết hợp các thành phần để tạo thành chip

Phân cấp và các tính chất đặc biệt trong việc thiết kế

 Phân cấp thiết kế chủ yếu dựa trên cách thức chia để trị: chia một module thành các

module con có độ phức tạp thấp hơn và có thể kiểm soát dễ dàng các đặc tính điện học, vật lý, hoạt động tối ưu…

 Chiến lược đều đặn (regularity) là phép phân cấp không những đơn giản hóa mà còn tương tự nhau nhất có thể:

- Chiến lược đều đặn có thể thực hiện ở mọi mức độ thiết kế

- Chiến lược đều đặn có thể cho phép giảm số module khác nhau cần thiết và kiểm tra

Công nghệ đóng gói

 Công nghệ đóng gói phân chia theo phương thức được sử dụng để hàn gắn chip vào bảng mạch in (print circuit board) gồm:

- Pin-through-hole PTH, surface mounted technology SMT

Phân chia theo dạng vật liệu đóng gói gồm: Màng chất dẻo, màng gốm

Một số công nghệ đóng gói phổ biến: Dual In-line package (DIP), Pin Grid Arrray (PGA), Chip carrier package (CCP), Quad Flat Packs (QFP), Multi-chip modules (MCM)

Computer-aided design (CAD)

 CAD hiện nay chiếm tỷ trọng lớn trong công nghệ thiết kế chip

 Đa số các nhóm, công ty chuyên thiết kế sử dụng tiến trình thiết kế CAD và tối ưu hóa

mô phỏng số chip VLSI trước khi đưa đến các xưởng đúc (foundry) vi mạch nơi cần các

cỗ máy và tiến trình sản xuất phức tạp đắt đỏ…

 CAD có thể phân theo các mảng: tổng hợp mạch ở mức độ cao, tổng hợp logic, tối ưu mạch, layout, numerical simulation, design rule checking, kiểm thử (testing &

verification)

 Một số hãng cung cấp phần mềm thiết kế CAD cho VLSI danh tiếng: Aldec, Cadence, Synopsys

Giá thành sản xuất

 Công nghiệp vi mạch VLSI và IC bán dẫn

nói chung tăng mạnh mẽ trong những

năm qua Đến 2022 đã đạt gần 1000 tỷ

USD.

 Chi phí một lần sản xuất đắt với mỗi lần ra đời một dòng sản phẩm mới, chi phí sẽ

giảm nhanh khi sản xuất hàng loạt.

A là diện tích tấm wafer, D là đường kính tấm

wafer Thông thường, wafer được tạo từ phiến SOI (220nm thickness) đường kính 20-30cm

Giá thành sản xuất

Việc kiểm tra và thử nghiệm đóng vai trò quan trọng có tính sống còn đối với

sự thành công của một chip và hệ thống VLSI Quá trình này tốn công sức vàthời gian

Việc kiểm tra và thử nghiệm có thể phân thành ba loại chính:

- Tập các phép kiểm tra và thử nghiệm logic xem xét các chip có đúng chứcnăng đã được thiết kế hay không

- Tập các phép kiểm tra và thử nghiệm trên lô chip sản xuất thử nghiệm phảiđảm bảo tính hoạt động ổn định trong điều kiện sản xuất xác định

- Tập kiểm tra thử nghiệm sản xuất: kiểm tra và thử nghiệm tính hoạt độngđúng đắn của mỗi transistor, logic gate, component (thành phần) được lưutrữ

Kiểm tra và thử nghiệm

Chương 1

• Giới thiệu

• Transistor MOS

• Đặc tính I-V của nMOS

• Đặc tính I-V của pMOS

• Cổng và Khuếch tán điện dung

Mục lục

Các công nghệ mạch tích hợp

dựa trên vật liệu silic

• Bức tranh và phân chia công nghệ

Các công nghệ mạch tích hợp

dựa trên vật liệu silic

• Ứng dụng và dải tần làm việc

Các công nghệ mạch tích hợp

dựa trên vật liệu silic

• Công nghệ và dải tần làm việc

IC dựa trên vật liệu silic

• Phân chia công nghệ theo kích thước

Vật liệu và nguyên tố Silic

• Các dạng hình thù của tinh thể nguyên tố Silic trong tựnhiên

• Nguyên tố Silic có ký hiệu hóa học:Si, nguyên tử khối: 28,0855 đv các bon, nhiệt độ

• Số hiệu hóa học: 14, số proton: 14, số electron:14, số neutron: 14, liên kết cộng hóa trị:

• Phát hiện năm 1823 bởi nhà hóa học Jons Berzelius, nguồn gốc tên gọi: silex-đá (flint) tiếng Latin, thuộc chất á kim (metalloid); cấu trúc tinh thể (crystal) hình lập phương

Vật liệu và nguyên tố Silic

• Silic là nguyên tố phổ biến thứ 8 trong vũ trụ và phổ biến thứ hai trên Trái Đất sau ô-xi, khoảng 27,7% khối lượng Trái Đất

• Silic được sử dụng rộng rãi trong các ngành: công nghiệp thủy tinh, điện tử bán dẫn

• Nguồn cung: Đất sét (clay), đá granit, thạch anh (quartz), cát (sand)

• Tiến trình hóa học để điều chế sản xuất ra silic thuần khiết là:

0: Introduction

37

Lưới tinh thể Silic (Silicon Lattice)

• Các tranzito (transistor) hay bóng bán dẫn được chế tạo trên nền vật liệu là nguyên tố silic (silicon)

• Silic là vật liệu thuộc nhóm IV

• Hình thành mạng tinh thể với các liên kết với bốn tinh thể lân cận (láng giềng)

0: Introduction

38

Pha tạp (Dopants)

• Silic là một chất bán dẫn (Silicon is a semiconductor) thuộc nhóm IV

• Silic thuần khiết chứa rất ít (nghèo) về nồng độ hạt dẫn và hầu như không dẫn điện

• Thêm vào chất pha tạp (dopants) của các nhóm khác sẽ tăng tính dẫn điện

• Group V: extra electron (n-type): pha tạp nhóm V tạo ra điện tử tự do

• Group III: missing electron, called hole (p-type): pha tạp nhóm III tạo lỗ trống

-+ -

0: Introduction

39

Pha tạp (Dopants) để tăng tính dẫn điện

Bán dẫn p: pha tạp nhóm III như B,

Al, Ga, In gọi là chất nhận (acceptor)

Bán dẫn n: pha tạp nhóm V như As, P gọi là chất cho (donor)

0: Introduction

40

Quá trình tạo tấm Silicon Wafer

Tấm wafer được chế tạo theo quy trình công nghệ lọc silic từ hợp chất, sau đó làm nóng chảy và quay thành trục trụ, cắt thành phiến được gọi là silicon wafer

0: Introduction

41

Quá trình tạo tấm SOI-Wafer

Tấm SOI wafer được chế tạo từ silic và công nghệ tạo màng lớp SiO2 xen giữa (burried layer hay lớp BOX) lớp Si thuần khiết và lớp silic đế gọi là tấm SOI (silicon-on-insulator) với độ dày lớp Silic khoảng 220nm, cả tấm dày khoảng 2mm.

Đường kính phiến SOI khoảng 75mm-300mm Phiến SOI tiêu chuẩn (220nm thickness) là tiêu chuẩn để sản xuất chip VLSI trong công nghiệp và nghiên cứu

0: Introduction

42

Quá trình tạo tấm SOI-Wafer

0: Introduction

43

Quá trình tạo lớp oxit cực cửa

0: Introduction

44

Các phương pháp oxi hóa tạo cực cửa

0: Introduction

45

Quá trình tạo tấm SOI-Wafer: oxi hóa nhiệt

Thermo oxidation

0: Introduction

46

Tiếp giáp (lớp chuyển tiếp) p-n (p-n Junctions)

• Tiếp giáp giữa chất bán dẫn loại p và loại n tạo thành một diode

• Dòng điện chỉ chạy theo một hướng

• Được gọi là bán dẫn oxít kim loại (MOS)

• Mặc dù cổng làkhông còn được làm bằng kim loại nữa *

* Metal gates are returning today!

n+

Body

0: Introduction

48

nMOS Operation

• Thân thường được gắn với mặt đất (0 V)

• Khi cổng ở điện áp thấp:Thân loại p ở điện áp thấp

• Điốt thân-nguồn và thân-máng đang TẮT

• Không có dòng điện chạy qua giữa nguồn và máng, bóng bán dẫn TẮT

n+

D 0 S

0: Introduction

49

nMOS Operation Cont.

• Khi cổng (gate) ở điện áp cao:Điện tích dương trên cổng của

tụ điện MOS

• Điện tích âm bị hút vào phần thân (body)

• Đảo kênh dưới cổng thành loại n

• Bây giờ dòng điện có thể chạy qua silicon loại n từ nguồn qua kênh đến cống, bóng bán dẫn BẬT

n+

p

Gate Source Drain

bulk Si

SiO2 Polysilicon

n+

D 1 S

• High VDD would damage modern tiny transistors

• Lower VDD saves power

0: Introduction

52

Transistors as Switches

• We can view MOS transistors as electrically controlled switches

• Voltage at gate controls path from source to drain

pMOS

OFF

ON

ONOFF

ON1

1

ON OFF

ON

OFF1

0

A B

Y

Y

0: Introduction

56

3-input NAND Gate

• Y pulls low if ALL inputs are 1

• Y pulls high if ANY input is 0

A B

Y

C

0: Introduction

57

CMOS Fabrication

• CMOS transistors are fabricated on silicon wafer

• Lithography process similar to printing press

• On each step, different materials are deposited or etched

• Easiest to understand by viewing both top and cross-section of wafer in

a simplified manufacturing process

0: Introduction

58

Inverter Cross-section

• Typically use p-type substrate for nMOS transistors

• Requires n-well for body of pMOS transistors

0: Introduction

59

Well and Substrate Taps

• Metal to lightly-doped semiconductor forms poor connection called Shottky Diode

• Use heavily doped well and substrate contacts / taps

0: Introduction

60

Inverter Mask Set

• Transistors and wires are defined by masks

• Cross-section taken along dashed line

Y

A

0: Introduction

62

Fabrication

• Chips are built in huge factories called fabs

• Contain clean rooms as large as football fields

Courtesy of International Business Machines Corporation

Unauthorized use not permitted.

0: Introduction

63

Fabrication Steps

• Start with blank wafer

• Build inverter from the bottom up

• First step will be to form the n-well

• Cover wafer with protective layer of SiO2 (oxide)

• Remove layer where n-well should be built

• Implant or diffuse n dopants into exposed wafer

• Strip off SiO2

p substrate

0: Introduction

64

Oxidation

• 900 – 1200 C with H2O or O2 in oxidation furnace

p substrate

SiO2

0: Introduction

65

Photoresist

• Spin on photoresist

• Photoresist is a light-sensitive organic polymer

• Softens where exposed to light

p substrate

SiO2Photoresist

0: Introduction

66

Lithography

• Expose photoresist through n-well mask

• Strip off exposed photoresist

p substrate

SiO2Photoresist