LỜI MỞ ĐẦU I. Sơ đồ Trigger 1. Cấp nguồn +5V cho mảng sơ đồ D61 2. Sơ đồ Trigger trên transistor: hình D61a 3. Sơ đồ Trigeer với cổng đảo: Hình D61b II. Sơ đồ Trigger RS trên cổng logic: hình D61c 1. Nối mạch của sơ đồ D61c (IC2 cổng NOR) với các mạch của thiết bị chính như sau: 2. Nối mạch của sơ đồ D61d (IC3 cổng NAND) với các mạch của thiết bị chính như sau: III. Sơ đồ Trigger RS điều khiển bằng xung trên cổng logic IV. Trigger D V. Thanh chốt dữ liệu – Latch VI. Bộ ghi dịch – Shift register 1. Cấp nguồn +5V cho mảng sơ đồ D67. 2. Bộ ghi dịch trên vi mạch rời: 2.1 Bộ dịch mã nối tiếp – song song: Chưa sử dụng các công tắc LS5 LS8 2.2 Bộ dịch mã song song nối tiếp: 3. Bộ ghi dịch dùng vi mạch:
Trang 1ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ
KHOA ĐIỆN TỬ VIỄN THÔNG
- -BÁO CÁO MÔN HỌC
THỰC TẬP ĐIỆN TỬ SỐ BÀI 6: SƠ ĐỒ TRIGGER VÀ BỘ GHI
Hà nội, ngày * tháng * năm ***
Trang 2MỤC LỤC
LỜI MỞ ĐẦU 2
I Sơ đồ Trigger 2
1 Cấp nguồn +5V cho mảng sơ đồ D6-1 2
2 Sơ đồ Trigger trên transistor: hình D6-1a 2
3 Sơ đồ Trigeer với cổng đảo: Hình D6-1b 2
II Sơ đồ Trigger R-S trên cổng logic: hình D6-1c 3
1 Nối mạch của sơ đồ D6-1c (IC2 - cổng NOR) với các mạch của thiết bị chính như sau:……… 3
2 Nối mạch của sơ đồ D6-1d (IC3 - cổng NAND) với các mạch của thiết bị chính như sau: 4
III Sơ đồ Trigger R-S điều khiển bằng xung trên cổng logic 4
IV Trigger D 5
V Thanh chốt dữ liệu – Latch 6
VI Bộ ghi dịch – Shift register 7
1 Cấp nguồn +5V cho mảng sơ đồ D6-7 7
2 Bộ ghi dịch trên vi mạch rời: 7
2.1 Bộ dịch mã nối tiếp – song song: Chưa sử dụng các công tắc LS5- LS8 8
2.2 Bộ dịch mã song song - nối tiếp: 8
3 Bộ ghi dịch dùng vi mạch: 8
Trang 3LỜI MỞ ĐẦU
Đầu tiên, em xin bày tỏ lòng biết ơn đến thầy cùng với các cán bộ khoa của trường vì đã cung cấp cho em định hướng, hướng dẫn và sự hỗ trợ trong suốt quá trình nghiên cứu và hoàn thiện báo cáo này Nhờ có sự hướng dẫn chuyên môn của thầy/cô, em đã có cơ hội tìm hiểu và phân tích vấn đề một cách chính xác và đầy đủ hơn, đồng thời cũng đã hiểu rõ hơn về phương pháp nghiên cứu và quy trình làm việc trong lĩnh vực này Dưới đây là báo cáo của em trong quá trình nghiên cứu và học tập, mong các thầy/cô xem xét và đánh giá.
Em xin chân thành cảm ơn!
Trang 4I Sơ đồ Trigger
1 Cấp nguồn +5V cho mảng sơ đồ D6-1
2 Sơ đồ Trigger trên transistor: hình D6-1a
Hình D6 – 1a: Yếu tố hai trạng thái bền – Trigger trên transistor
Bảng D6 - 1
Q V (Q) Q´ V (Q´) V (B1) V (B2) V(B1) 0VV 1 3.867 V 0V 78.1 mV 5.5 mV 0V.691 V V(B2) 0VV 0V 75.5 mV 1 3.868 V 0V.689 V 5.3 mV
Giải thích sự tồn tại hai trạng thái bền (Q = 0V hoặc Q = 1):
− Mạch có 2 trạng thái T1 mở (Q = 0V) và T2 cấm (Q=1) và ngược lại
− Việc xác lập trạng thái là do tính không lý tưởng và mạch hồi tiếp dương R2
và R5:
+ Nếu: IB1 > IB2 →: IB1 >> IB2 nên T1 mở T2 cấm
+ Nếu: IB1 < IB2 →: IB1 << IB2 nên T1 cấm T2 mở
− Gọi mức thế collector của T2 là Q → của T1 là Q̅ Thì 2 công tắc vào là S (đặt) và R (xóa):
+ Khi S=0V (hở), R = 1 (tác động nối) Khi đó, Q = T2 = 0V (xóa), Q̅= 1 + Khi S=1 (nối), R = 0V (hở) Khi đó, Q = T2 = S = 1 (đặt), Q̅= 0V
+ Trạng thái cấm: S = R = 1 (không nối cả 2)
+ Trạng thái nhớ: S = R = 0V (hở cả 2 công tắc)
3 Sơ đồ Trigeer với cổng đảo: Hình D6-1b
Trang 5Hình D6 – 1b: Yếu tố hai trạng thái bền – Trigger trên cổng đảo
Bảng D6 - 2
Q Q´
1 0V
0V 1
So sánh sự tương đương giữa sơ đồ trên transistor và sơ đồ trên IC1:
− Q và Q̅ luôn có trạng thái đối lập nhau và đổi trạng thái khi đảo công tắc
− Hai mạch trên đều là sơ đồ hai trạng thái bền, khi thay đổi công tắc giá trị lối vào thì giá trị đầu ra sẽ thay đổi tương ứng
II. Sơ đồ Trigger R-S trên cổng logic: hình D6-1c
1 Nối mạch của sơ đồ D6-1c (IC2 - cổng NOR) với các mạch của thiết
bị chính như sau:
Trang 6Hình D6 – 1c: Trigger R - S trên cổng NOR
Bảng D6 - 3
PS1
R
PS2 R
2 Nối mạch của sơ đồ D6-1d (IC3 - cổng NAND) với các mạch của thiết bị chính như sau:
Hình D6 – 1d: Trigger R – S trên cổng NAND Bảng D6 - 4
PS1
´S
PS2
So sánh kết quả giữa trigger R-S trên cổng NOR và cổng NAND: ngược nhau
III Sơ đồ Trigger R-S điều khiển bằng xung trên cổng logic
Trang 7Hình D6 – 2: Sơ đồ Trigger R-S với điều kiển bằng xung
Bảng D6 - 5
LS1
S
LS2 R
Giải thích nguyên tắc hoạt động của sơ đồ:
− Khi R = S = 1 thì trạng thái lối ra giữ nguyên trạng thái cũ trước đó
− Ngõ ra Q thay đổi tùy thuộc vào trạng thái của S và R Trong trường hợp này tín hiệu đồng bộ PS1 tác động ở sườn lên
IV Trigger D
Hình D6 – 4: Trigger D loại vi mạch Bảng D6 - 8
Trang 8D
LS1 PR
LS2 CLR
PS1 Xung Q Q´
X: Giá trị bất kỳ
V Thanh chốt dữ liệu – Latch
Hình D6 – 6: Thanh chốt dữ liệu
Bảng D6 - 11
1 ↑ 0V 0V 0V 0V 0V 0V 0V 0V 0V 0V 0V 0V 0V 0V 0V 0V 0V ↑ 0V 1 0V 1 0V 1 0V 1 0V 1 0V 1 0V 1 0V 1
Trang 90V ↑ 1 0V 1 0V 1 0V 1 0V 1 0V 1 0V 1 0V 1 0V 0V ↑ 1 1 0V 0V 1 1 0V 0V 1 1 0V 0V 1 1 0V 0V 0V ↑ 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Nguyên tắc làm việc của thanh chốt:
− Khi đầu vào OC ở mức cao “1” thì mạch cấm Khi đó, thế lối ra bằng 0V.
− Khi đầu vào OC ở mức thấp “0V” thì thế lối ra bằng thế lối vào khi gặp sườn
lên CLK
VI Bộ ghi dịch – Shift register
1 Cấp nguồn +5V cho mảng sơ đồ D6-7.
2 Bộ ghi dịch trên vi mạch rời:
Hình D6 – 7a: Bộ ghi dịch trên vi mạch rời
2.1 Bộ dịch mã nối tiếp – song song: Chưa sử dụng các công tắc LS5- LS8
Bảng D6 - 12
LS4 LS1 SER PS1 4Q 3Q 2Q 1Q
Trang 10LOAD IN CK
2.2 Bộ dịch mã song song - nối tiếp:
Bảng D6 - 13
LS4
LOAD
LS1 SER IN
PS1 CK
LS8 4D
LS7 3D
LS6 2D
LS5 1D 4Q 3Q 2Q 1Q
1 0V ↑ 0V 1 0V 1 0V 1 0V 1 0V 0V ↑ 0V 1 0V 1 1 0V 1 0V 0V 0V ↑ 0V 1 0V 1 0V 1 0V 0V 0V 0V ↑ 0V 1 0V 1 1 0V 0V 0V 0V 1 ↑ 0V 1 0V 1 0V 0V 0V 1 0V 0V ↑ 0V 1 0V 1 0V 0V 1 0V 0V 0V ↑ 0V 1 0V 1 0V 1 0V 0V 0V 0V ↑ 0V 1 0V 1 1 0V 0V 0V
3 Bộ ghi dịch dùng vi mạch:
Trang 11Hình D6 – 7b: Bộ ghi dịch dùng vi mạch Bảng D6 - 14
CLR SH/LD SR CK1 CK H G F E D C B A SER OUT 0V X X X X X X X X X X X X 0V
1 X X 0V 0V 0V 0V 0V 1 1 0V 0V 1 0V
1 0V X 0V 0V 0V 0V 1 1 0V 0V 1 0V
1 1 1 0V 0V 0V 0V 1 1 0V 0V 1 1
1 1 0V 0V 0V 0V 0V 1 1 0V 0V 1 0V
1 1 0V 0V 0V 0V 0V 1 1 0V 0V 1 0V
1 1 0V 0V 0V 0V 0V 1 1 0V 0V 1 0V
1 1 0V 0V 0V 0V 0V 1 1 0V 0V 1 1
1 1 0V 0V 0V 0V 0V 1 1 0V 0V 1 1
1 X X 1 0V 0V 0V 1 1 0V 0V 1 0V
Trang 13TÀI LIỆU THAM KHẢO
(Tháng 12/20V20V) TÀI LIỆU HƯỚNG DẪN THỰC TẬP MÔN KỸ THUẬT ĐIỆN
TỬ SỐ, Khoa Điện tử - Viễn thông, Trường Đại học Công nghệ