Báo cáo thực tập điện tử số tuần 1

LỜI MỞ ĐẦUI. Định nghĩa – Bảng chân lý1. Yếu tố logic chứa 1 bít thông tin2. Các cổng logic3. Khảo sát nguyên lý hoạt động của cổng không đảo với collector hở (O.C. Open collector)4. Khảo sát nguyên lý hoạt động của cổng “KHÔNG VÀ” có hai lối vào (2Input NAND)5. Khảo sát nguyên lý hoạt động của cổng “NAND” có hai lối vào với lối ra collector hở (2Input open collector NAND)6. Khảo sát nguyên lý hoạt động của cổng “HOẶC” có hai lối vào (2Input OR)7. Khảo sát nguyên lý hoạt động của cổng “HOẶC – LOẠI TRỪ” có hai lối vào (2 Input XOR)8. Bằng lý luận, dựa trên kết quả thí nghiệm với cổng có hai lối vào, lập bảng chân lý và viết biểu thức đại số logic cho:a)Cổng AND 2 lối vàob)Cổng NAND 4 lối vàoc)Cổng OR với 3 lối vàoII. Phân loại cổng Logic1. Cấp nguồn +5V cho các mảng sơ đồ D122. Cổng AND loại Diode Logic (DL)3. Cổng NAND loại Resistor – Transistor Logic (RTL)4. Cổng NAND loại Diode – Transistor Logic (DTL)5. Cổng NAND loại Transistor – Transistor Logic (TTL)6. Cổng NAND collector hở (OPENCOLLECTOR OUTPUT)III. Cổng CMOSIV. Bộ chuyển đổi mức TTL – CMOS CMOS – TTLTÀI LIỆU THAM KHẢO

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KHOA ĐIỆN TỬ VIỄN THÔNG

Hà nội, ngày * tháng * năm *

MỤC LỤC

LỜI MỞ ĐẦU 1

I Định nghĩa – Bảng chân lý 2

1 Yếu tố logic chứa 1 bít thông tin 2

2 Các cổng logic 3

3 Khảo sát nguyên lý hoạt động của cổng không đảo với collector hở (O.C Open collector) 4

4 Khảo sát nguyên lý hoạt động của cổng “KHÔNG VÀ” có hai lối vào (2-Input NAND) 5

5 Khảo sát nguyên lý hoạt động của cổng “NAND” có hai lối vào với lối ra collector hở (2-Input open collector NAND) 7

6 Khảo sát nguyên lý hoạt động của cổng “HOẶC” có hai lối vào (2-Input OR) 8 7 Khảo sát nguyên lý hoạt động của cổng “HOẶC – LOẠI TRỪ” có hai lối vào (2- Input XOR) 9

8 Bằng lý luận, dựa trên kết quả thí nghiệm với cổng có hai lối vào, lập bảng chân lý và viết biểu thức đại số logic cho: 11

a) Cổng AND 2 lối vào 11

b) Cổng NAND 4 lối vào 11

c) Cổng OR với 3 lối vào 11

II Phân loại cổng Logic 12

1 Cấp nguồn +5V cho các mảng sơ đồ D1-2 12

2 Cổng AND loại Diode Logic (DL) 12

3 Cổng NAND loại Resistor – Transistor Logic (RTL) 14

4 Cổng NAND loại Diode – Transistor Logic (DTL) 15

5 Cổng NAND loại Transistor – Transistor Logic (TTL) 17

6 Cổng NAND collector hở (OPEN-COLLECTOR OUTPUT) 19

III Cổng CMOS 20

IV Bộ chuyển đổi mức TTL – CMOS & CMOS – TTL 22

TÀI LIỆU THAM KHẢO 24

DANH MỤC HÌNH

Hình D1- 0: Trạng thái logic và yếu tố logic đơn giản 2

Hình D1- 1a: Cổng logic đảo (Inverter) 3

Hình D1- 1b: Cổng logic không đảo (với collector hở) 4

Hình D1- 1c: Cổng logic NAND 5

Hình D1- 1d: Cổng logic NAND với lối ra hở mạch (NAND with O.C Output) 7

Hình D1- 1e: Cổng logic OR 8

Hình D1- 1f: Cổng logic XOR 10

Hình D1- 2a: Cổng logic AND loại DL 12

Hình D1- 2b: Cổng loogic NAND loại RTL 14

Hình D1- 2c: Cổng logic NAND loại DTL 15

Hình D1- 2d: Cổng logic NAND loại TTL 17

Hình D1- 2e: Cổng logic NAND loại TTL mạch collector hở 19

Hình D1- 3: Cổng CMOS 21

Hình D1- 4: Bộ chuyển đổi mức TTL - CMOS & CMOS – TTL 22

DANH MỤC BẢNG Bảng D1- 1 2

Bảng D1- 2 3

Bảng D1- 3 4

Bảng D1- 4 6

Bảng D1- 5 7

Bảng D1- 6 8

Bảng D1- 7 10

Bảng D1- 8 12

Bảng D1- 9 14

Bảng D1- 10 16

Bảng D1- 11 17

Bảng D1- 12 19

Bảng D1- 13 21

Bảng D1- 14 22

LỜI MỞ ĐẦU

Đầu tiên, em xin bày tỏ lòng biết ơn đến thầy cùng với các cán bộ khoa của trường vì đã cung cấp cho em định hướng, hướng dẫn và sự hỗ trợ trong suốt quá trình nghiên cứu và hoàn thiện báo cáo này Nhờ có sự hướng dẫn chuyên môn của thầy/cô, em đã có cơ hội tìm hiểu và phân tích vấn đề một cách chính xác và đầy đủ hơn, đồng thời cũng đã hiểu rõ hơn về phương pháp nghiên cứu và quy trình làm việc trong lĩnh vực này Dưới đây là báo cáo của em trong quá trình nghiên cứu và học tập, mong các thầy/cô xem xét và đánh giá.

Em xin chân thành cảm ơn!

“1” Sáng V = 4.219 V H (High – cao) 1

“0” Tắt V = 10.1 mV L (Low – thấp) 0

Khi công tắc ở mức cao, đèn sáng, vôn kế đo được 4.219 V

Khi công tắc ở mức thấp, đèn không sáng, vôn kế đo được 10.1 mV

- Phát biểu định nghĩa về mức logic và yếu tố logic chứa 1-bit thông tin: Mứclogic là điện áp trên đầu vào và đầu ra của cổng tương ứng với logic “1” và

“0” Mức logic phụ thuộc vào điện áp nguồn nuôi của cổng Nói chung điện

áp nguồn nuôi cao thì mức logic H (high) cũng càng cao, nhưng mức Hkhông thể vượt quá mức điện áp nguồn nuôi Điện áp nguồn được lựa chọntùy theo yêu cầu ứng dụng của cổng Nếu mức logic vào vượt quá điện ápnguồn nuôi có thể gây hư hỏng cho cổng

Lối vào IC1/a bỏ lửng 1 0

Khi công tắc ở mức “1” Khi công tắc ở mức “0”

Khi lối vào IC1/a bỏ lửng

- Định nghĩa cổng đảo: Cổng đảo (cổng NOT) là cổng thực hiện hàm phủ địnhtrong đại số Boole

- Công thức đại số logic cho cổng đảo: f = ´A

- Lối vào bỏ lửng tương ứng với trạng thái của lối vào A = 1

3 Khảo sát nguyên lý hoạt động của cổng không đảo với collector hở (O.C Open collector)

Khi công tắc ở mức “1” Khi công tắc ở mức “0”

Khi lối vào IC2/a bỏ lửng

- Định nghĩa cổng không đảo (cổng ĐỆM) là cổng cách ly và nâng dòng chotải

- Công thức đại số logic: f = A

- Trường hợp lối vào bỏ lửng tương ứng với trạng thái lối vào A = 1

4 Khảo sát nguyên lý hoạt động của cổng “KHÔNG VÀ” có hai lối vào (2-Input NAND)

- Sơ đồ mạch:

Hình D1- 1c: Cổng logic NAND

- Công thức đại số: f = AB´ , f = ABCD´

- Trong trường hợp, một trong hai lối vào thấp (0) thì lối ra đều bằng 0

- Kết luận: Cổng NAND làm việc theo kiểu “HOẶC ĐẢO” (NOR) với mứclogic 0

- Nhận thấy, hoạt động của cổng “KHÔNG VÀ” 2 lối giống với cổng đảo ởmục 2.2

5 Khảo sát nguyên lý hoạt động của cổng “NAND” có hai lối vào với lối ra collector hở (2-Input open collector NAND)

Khi 2 công tắc ở mức “1” Công tắc 1 ở mức “1”

- Công thức logic của hàm OR: f = A+B hay f = A+B+C+ D+…

- Trường hợp một trong hai lối vào thấp thì lối ra cao

- Kết luận: Cổng HOẶC (OR) không làm việc theo kiểu cổng VÀ (AND) ởmức logic 0

7 Khảo sát nguyên lý hoạt động của cổng “HOẶC – LOẠI TRỪ” có hai lối vào (2- Input XOR)

- Sơ đồ mạch:

Hình D1- 1f: Cổng logic XOR

- Định nghĩa về cổng XOR: là cổng khác dấu, cổng cộng modun 2.

- Biểu thức logic đầu ra của cổng là: f = A B+ A B= A ⮾ B

8 Bằng lý luận, dựa trên kết quả thí nghiệm với cổng có hai lối vào, lập bảng chân lý và viết biểu thức đại số logic cho:

a) Cổng AND 2 lối vào

- Bảng chân lý:

1 0 0

- Biểu thức đại số logic: f = AB

b) Cổng NAND 4 lối vào

- Biểu thức đại số logic: f = ABCD´

c) Cổng OR với 3 lối vào

- Biểu thức đại số logic: f =A+B+C

II Phân loại cổng Logic

1 Cấp nguồn +5V cho các mảng sơ đồ D1-2

2 Cổng AND loại Diode Logic (DL)

- Sơ đồ mạch:

Hình D1- 2a: Cổng logic AND loại DL

 Nguyên tắc hoạt động của cổng AND loại DL:

- Khi cả hai đầu vào ở mức 1 (hai công tắc đều ở mức 1), hai diode sẽ phâncực ngược và không có dòng điện chạy xuống đất Do đó, đầu ra là “1” vìkhông có điện áp rơi trên R

- Nếu một trong hai đầu vào ở mức 0, dòng điện sẽ chạy qua diode tương ứng

và qua điện trở Do đó, đầu ra sẽ là 0

 Phân tích ưu nhược điểm của sơ đồ:

- Ưu điểm:

+ Hoạt động tốt trong các mạch đơn giản

+ Sơ đồ đơn giản, linh kiện dễ tìm

+ Công suất tiêu thụ nhỏ

+ Sơ đồ đơn giản dễ tạo cổng nhiều lối vào, cho phép xây dựng các ma trậndiode với nhiều ứng dụng khác nhau

+ Tần số làm việc cao bằng cách chọn các diode chuyển mạch nhanh

Khi 2 công tắc ở mức “1” Công tắc 1 ở mức “1”

Công tắc 2 ở mức “0”

Công tắc 1 ở mức “0”

Công tắc 2 ở mức “1”

Khi 2 công tắc ở mức “0”

 Nguyên tắc hoạt động của cổng NAND loại RTL:

- Trạng thái cạnh lên: Khi cả hai đầu vào đều ở trạng thái cao (tức là có điệnáp), điện trở đầu vào thứ nhất được bật, cho phép dòng điện chảy vàotransistor và kích hoạt nó, từ đó đưa đầu ra xuống trạng thái thấp

- Trạng thái cạnh xuống: Khi cả hai đầu vào đều ở trạng thái thấp (không cóđiện áp), cả hai điện trở đều bị ngắt, và transistor không được kích hoạt, đầu

ra vẫn ở trạng thái cao

- Trạng thái bão hòa: Khi một trong hai đầu vào ở trạng thái cao và một đầuvào ở trạng thái thấp, transistor sẽ không được kích hoạt vì đầu vào thấp sẽkéo điện trở đầu vào thứ hai xuống 0V, điều này ngăn cản dòng điện chảyqua transistor Do đó, đầu ra vẫn ở trạng thái cao

 Phân tích ưu nhược điểm của sơ đồ:

- Ưu điểm: Cấu tạo đơn giản vì chỉ sử dụng điện trở và transistor

- Nhược điểm:

+ Công suất tiêu thụ lớn

+ Độ chống nhiễu kém

4 Cổng NAND loại Diode – Transistor Logic (DTL)

Công tắc 2 ở mức “1”

- Chức năng logic của DTL được thực hiện bằng các điện trở, diode, transistor

Họ này có độ chống nhiễu và khả năng tải cao hơn họ RTL

 Nguyên tắc hoạt động của cổng NAND loại DTL:

- Nếu 2 đầu vào A, B đều ở mức “0” (mức thấp), khi đó sẽ có dòng điện chạyqua diode D3, D4 Nên, transistor T2 sẽ không dẫn Từ đó, điện áp ở lối ra sẽ

ở mức cao “1”

- Nếu đầu vào A mức thấp “0”, đầu vào B mức cao “1”, khi đó không có dòngqua diode D4 nhưng có dòng qua diode D3 Vì vậy, transistor T2 sẽ khôngdẫn Nên điện áp ở lối ra sẽ ở mức cao “1”

- Nếu đầu vào A mức cao “1”, đầu vào B mức thấp “0” Khi đó, không códòng qua diode D3 nhưng có dòng qua diode D4 Vì vậy, transistor T2 sẽkhông dẫn Nên điện áp ở lối ra sẽ ở mức cao “1”

- Nếu cả 2 đầu vào A, B đều ở mức cao “1” Khi đó, sẽ không có dòng chạyqua 2 diode D3, D4 Vì vậy, T2 sẽ hoạt động Nên, điện áp ở lối ra sẽ ở mứcthấp “0”

- Phân tích ưu nhược điểm của sơ đồ:

- Ưu điểm:

+ Cấu tạo đơn giản, dễ chế tạo

+ Độ chống nhiễu được cải thiện

- Nhược điểm: Độ trễ truyền lan của họ cổng này còn lớn

5 Cổng NAND loại Transistor – Transistor Logic (TTL)

 Nguyên tắc hoạt động của cổng NAND loại TTL:

- Trường hợp cả 2 đầu vào A và B đều ở mức cao “1” thì T3, T4 đều ngắt Do

đó, T5, T6 sẽ dẫn và T7 ngắt nên đầu ra sẽ ở mức thấp “0” do nối với đất

- Trường hợp đầu vào A ở mức thấp “0”, đầu vào B ở mức cao “1” thì T4 ngắtnhưng T3 lại dẫn Do đó, T5, T6 ngắt và T7 sẽ dẫn nên đầu ra sẽ ở mức cao

“1”

- Trường hợp đầu vào A ở mức cao “1”, đầu vào “B” ở mức thấp “0” thì T3ngắt nhưng T4 lại dẫn Do đó, T5, T6 ngắt và T7 sẽ dẫn nên đầu ra sẽ ở mứccao “1”.

- Trường hợp cả 2 đầu vào A, B đều ở mức thấp “0” thì T3, T4 sẽ dẫn Do đó,T5, T6 ngắt và T7 sẽ dẫn nên đầu ra sẽ ở mức cao “1”

 Phân tích ưu nhược điểm của sơ đồ:

- Ưu điểm: Đơn giản dễ sử dụng

- Nhược điểm: Khi kết nối các cổng TTL với nhau thì không thể nối hết cácđầu ra của chúng với nhau vì việc nối này có thể làm hỏng các bán dẫn trongmạch đồng thời cũng không thể thay đổi khả năng tải của chúng

Khi 2 công tắc ở mức “1” Công tắc 1 ở mức “1”

Khi 2 công tắc ở mức “1” Công tắc 1 ở mức “1”

Công tắc 2 ở mức “0”

Công tắc 1 ở mức “0”

Công tắc 2 ở mức “1”

Khi 2 công tắc ở mức “0”

- Ta thấy giá trị ở bảng D1-13 tương đương với giá trị ở bảng D1-4

IV Bộ chuyển đổi mức TTL – CMOS & CMOS – TTL

- Sơ đồ mạch:

Hình D1- 4: Bộ chuyển đổi mức TTL - CMOS & CMOS – TTL

- Bảng đo giá trị và trạng thái:

TÀI LIỆU THAM KHẢO

(Tháng 12/2020) TÀI LIỆU HƯỚNG DẪN THỰC TẬP MÔN KỸ THUẬT ĐIỆN

TỬ SỐ, Khoa Điện tử - Viễn thông, Trường Đại học Công nghệ