1. Trang chủ
  2. » Luận Văn - Báo Cáo

Báo cáo thực tập điện tử số tuần 3

13 86 3

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Báo cáo thực tập điện tử số tuần 3
Tác giả Nguyễn Văn A
Người hướng dẫn PTS. ****
Trường học Đại học Công nghệ, Đại học Quốc gia Hà Nội
Chuyên ngành Điện tử
Thể loại Báo cáo thực tập
Năm xuất bản 2023
Thành phố Hà Nội
Định dạng
Số trang 13
Dung lượng 6,07 MB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

LỜI MỞ ĐẦU I. Bộ giải mã – Decoder 1. Cấp nguồn +5V cho mảng sơ đồ D3 1 2. Bộ giải mã 2 bit thành 4 đường, dùng cổng logic: Hình D3.1a 3. Bộ giải mã 3 bit thành 8 đường điều khiển loại vi mạch: Hình D31b 4. Bộ giải mã 4 bit thành 7 đường điều khiển loại vi mạch: Hình D31c II. Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn III. Bộ mã hóa – Encoder 1. Bộ mã hóa 4 đường thành 2 bit, dùng cổng logic: Hình D33a 2. Bộ mã hóa 8 đường điều khiển thành 3 bit loại vi mạch (Bộ mã hóa ưu tiên): Hình D33b. TÀI LIỆU THAM KHẢO

Trang 1

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KHOA ĐIỆN TỬ VIỄN THÔNG

- -BÁO CÁO MÔN HỌC

THỰC TẬP ĐIỆN TỬ SỐ

BÀI 3: CÁC SƠ ĐỒ LOGIC CƠ BẢN (1) CÁC BỘ GIẢI MÃ VÀ MÃ HÓA LOGIC

Họ và tên sinh viên: Nguyễn Văn A

Giảng viên hướng dẫn: ****

Hà nội, ngày * tháng * năm ***

Trang 2

MỤC LỤC

LỜI MỞ ĐẦU 1

I Bộ giải mã – Decoder 2

1 Cấp nguồn +5V cho mảng sơ đồ D3 - 1 2

2 Bộ giải mã 2 bit thành 4 đường, dùng cổng logic: Hình D3.1a 2

3 Bộ giải mã 3 bit thành 8 đường điều khiển loại vi mạch: Hình D3-1b 3

4 Bộ giải mã 4 bit thành 7 đường điều khiển loại vi mạch: Hình D3-1c 5

II Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn 7

III Bộ mã hóa – Encoder 8

1 Bộ mã hóa 4 đường thành 2 bit, dùng cổng logic: Hình D3-3a 8

2 Bộ mã hóa 8 đường điều khiển thành 3 bit loại vi mạch (Bộ mã hóa ưu tiên): Hình D3-3b 9

TÀI LIỆU THAM KHẢO ……… 11

Trang 3

LỜI MỞ ĐẦU

Đầu tiên, em xin bày tỏ lòng biết ơn đến thầy cùng với các cán bộ khoa của trường vì đã cung cấp cho em định hướng, hướng dẫn và sự hỗ trợ trong suốt quá trình nghiên cứu và hoàn thiện báo cáo này Nhờ có sự hướng dẫn chuyên môn của thầy/cô, em đã có cơ hội tìm hiểu và phân tích vấn đề một cách chính xác và đầy đủ hơn, đồng thời cũng đã hiểu rõ hơn về phương pháp nghiên cứu và quy trình làm việc trong lĩnh vực này Dưới đây là báo cáo của em trong quá trình nghiên cứu và học tập, mong các thầy/cô xem xét và đánh giá.

Em xin chân thành cảm ơn!

Trang 4

I Bộ giải mã – Decoder

1 Cấp nguồn +5V cho mảng sơ đồ D3 - 1

2 Bộ giải mã 2 bit thành 4 đường, dùng cổng logic: Hình D3.1a

Sơ đồ mạch

Hình D3 - 1a: Bộ giải mã - Decoder dùng vi mạch cổng

Bảng chân lý: Bảng D3 – 1

Trang 5

LỐI VÀO (INPUT) LỐI RA (OUT)

DS1

´E

LS8 B

LS7

A Y3 Y2 Y1 Y0

* x: giá trị bất kỳ

Kết luận

- Bộ giải mã khảo sát trên là bộ giải mã biến đổi tín hiệu đầu vào 2 bit Mạch

sử dụng 4 cổng đảo, 3 cổng AND để dịch mã:

+ Đầu vào 2 bit: A (bit thấp) nối công tắc LS7, B (bit cao) nối công tắc LS8

´E (cho phép) nối chốt TTL/ công tắc DS1

+ Đầu ra Y0, Y1, Y2, Y3 (4 đầu ra)

- Khi đầu vào (cổng ´E) ở mức “1” thì đầu ra đều ở mức “0” Khi đầu vào (cổng ´E¿ ở mức “0”, hàm Boolean cho mỗi đầu ra được biểu diễn như sau:

+ Y 3=E B A

+ Y 2=E B ´A

+ Y 1=E ´B A

+ Y 0=E ´B ´A

3 Bộ giải mã 3 bit thành 8 đường điều khiển loại vi mạch: Hình D3-1b

Sơ đồ mạch

Trang 6

Hình D3 – 1b: Bộ giải mã – Decoder dùng vi mạch chuyên dụng

Bảng số liệu: Bảng D3 – 2

ĐIỀU KHIỂN DỮ LIỆU LỐI RA

Trang 7

DS3 DS1 DS2 LS8 LS7 LS6 LED

15

LE D 14

LE D 13

LE D 12

LE D 11

LE D 10

LE D 9

LE D 8

* x: giá trị bất kỳ

Kết luận

- Bộ giải mã 3 bit thành 8 đường điều khiển loại vi mạch: Mạch sử dụng IC2

74LS138, IC này gồm 3 chân đầu vào, 3 chân điều khiển và 8 chân đầu ra Mỗi đầu ra đều có trạng thái đầu vào cố định Với mỗi tổ hợp trạng thái của đầu vào sẽ cho ra tổ hợp đầu ra tương ứng không giống nhau Để đầu ra có nghĩa thì cổng G1 phải luôn tác động ở mức “1” và G2A, G2B tác động ở mức “0”

- Công thức đại số cho các lối ra:

+ Y0 = C+B+A+G2A+G2B+G 1´

+ Y1 = C+B+´A+G2A+G2B+G 1´

+ Y2 = C+´B+A+G2A+G2B+G 1´

+ Y3 = C+´B+´A+G2A+G2B+G 1´

+ Y4 = C´+B+A+G2A+G2B+G 1´

+ Y5 = C´+B+´A+G2A+G2B+G 1´

+ Y6 = C´+´B+A+G2A+G2B+G 1´

+ Y7 = C´+´B+´A+G2A+G2B+G 1´

4 Bộ giải mã 4 bit thành 7 đường điều khiển loại vi mạch: Hình D3-1c

Sơ đồ mạch

Trang 8

Hình D3 - 1c: Bộ giải mã BCD – 7 đoạn

Bảng số liệu: Bảng D3 – 3

Đ KHIỂN

Control

LỐI VÀO Input

Ngắt lối ra

LỐI RA Output

Số thập phâ n DS1 DS2 LS4 LS3 LS2 LS1 7 6 5 4 3 2 1

LTEST RBI D C B A RBO g f e d c b a

Trang 9

* x: giá trị bất kỳ

Kết luận

- Mạch gồm 4 lối vào A, B, C, D mã BCD RBI là lối vào điều khiển ngắt, LTEST là ngõ thứ thử đèn, RBO là lối ra điều khiển ngắt Để LED chỉ thị từ

0 – 9 thì chân RBO phải bỏ trống hoặc lối lên mức cao “1”, chân RBI phải

bỏ trống hoặc ở mức cao “1”, chân LTEST phải bỏ trống hoặc ở mức cao

“1”

- Chân RBO ở mức thấp thì tất cả các đoạn LED đều không sáng bất chấp trạng thái của các đầu vào còn lại

- Chân RBO phải bỏ trống hoặc ở mức “1” đồng thời LTEST ở mức thấp “0” thì tất cả các đoạn LED đều sáng bất chấp các giá trị đầu vào BCD

II Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn

Sơ đồ mạch

Hình D3 - 2: Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn

Bảng số liệu: Bảng D3 – 4

LỐI VÀO LỐI RA – MÃ BCD DỊCH CHỈ SỐ

Trang 10

210

LED 7 ĐOẠN CLR CLK D2 C2 B2 A2 D1 C1 B1 A1 ×10 ×1

Kết luận: Mã BCD được dịch đúng bằng số chỉ thị trên LED 7 đoạn ở dạng

nhị phân

III Bộ mã hóa – Encoder

1 Bộ mã hóa 4 đường thành 2 bit, dùng cổng logic: Hình D3-3a

Sơ đồ mạch

Hình D3 - 3a: Bộ mã hóa (Encoder) dùng cổng logic

Bảng số liệu: Bảng D3 – 5

LỐI VÀO - Input LỐI RA - Output LS3

Y3

LS2 Y2

LS1

Trang 11

0 1 0 0 1

Kết luận

- Trong bất kỳ trường hợp nào nào cũng chỉ có 1 đầu vào ở mức tích cực, tương ứng với chỉ một tổ hợp mã số 2 lối ra Tức là mỗi 1 lối vào sẽ cho ra 1

mã số 2 bit khác nhau Nếu có nhiều hơn một đầu vào ở mức cao “1” cùng một lúc, thì mã đầu ra thực tế sẽ chỉ tương ứng với đầu vào có mức ưu tiên được chỉ định cao nhất

2 Bộ mã hóa 8 đường điều khiển thành 3 bit loại vi mạch (Bộ mã hóa

ưu tiên): Hình D3-3b

Sơ đồ mạch

Hình D3 - 3b: Bộ mã hóa 3 bit dùng vi mạch

Bảng số liệu: Bảng D3 – 6

LỐI VÀO - Input LỐI RA - Output

DS

LE D 2

LE D 1

LE D 0

LE D 5

LE D 6

´

EI I7 I6 I5 I4 I3 I2 I1 I0 A2 A1 A0 GS EO

Trang 12

1 x x x x x x x x 1 1 1 1 1

* x: giá trị bất kỳ

Kết luận

- Bộ mã hóa 8 bit lối vào thành 3 bit lối ra ưu tiên xuất ra đầu vào có thứ tự

cao nhất trước

- Mức độ ưu tiên giảm dần từ 7 xuống 1 Trong trường hợp có nhiều tín hiệu

tác động thì mức tín hiệu có trọng số cao hơn sẽ được ưu tiên hiển thị hơn, các tín hiệu ở sau dù bằng 0 hay 1 cũng không ảnh hưởng đến lối ra

Trang 13

TÀI LIỆU THAM KHẢO

(Tháng 12/2020) TÀI LIỆU HƯỚNG DẪN THỰC TẬP MÔN KỸ THUẬT ĐIỆN

TỬ SỐ, Khoa Điện tử - Viễn thông, Trường Đại học Công nghệ

11

Ngày đăng: 23/06/2023, 13:04

HÌNH ẢNH LIÊN QUAN

Hình D3 - 1a: Bộ giải mã - Decoder dùng vi mạch cổng - Báo cáo thực tập điện tử số tuần 3
nh D3 - 1a: Bộ giải mã - Decoder dùng vi mạch cổng (Trang 4)
Hình D3 – 1b: Bộ giải mã – Decoder dùng vi mạch chuyên dụng - Báo cáo thực tập điện tử số tuần 3
nh D3 – 1b: Bộ giải mã – Decoder dùng vi mạch chuyên dụng (Trang 6)
Hình D3 - 1c: Bộ giải mã BCD – 7 đoạn - Báo cáo thực tập điện tử số tuần 3
nh D3 - 1c: Bộ giải mã BCD – 7 đoạn (Trang 8)
Hình D3 - 2: Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn - Báo cáo thực tập điện tử số tuần 3
nh D3 - 2: Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn (Trang 9)
Hình D3 - 3a: Bộ mã hóa (Encoder) dùng cổng logic - Báo cáo thực tập điện tử số tuần 3
nh D3 - 3a: Bộ mã hóa (Encoder) dùng cổng logic (Trang 10)
Hình D3 - 3b: Bộ mã hóa 3 bit dùng vi mạch - Báo cáo thực tập điện tử số tuần 3
nh D3 - 3b: Bộ mã hóa 3 bit dùng vi mạch (Trang 11)

TỪ KHÓA LIÊN QUAN

w