Báo cáo thực hành môn VLSI

Môn học này nhằm cung cấp cho sinh viên một cái nhìn tổng quát về lĩnh vực công nghệ, qui trình thiết kế vi mạch nói chung và thiết kế vi mạch số nói riêng. Thông qua môn học, sinh viên có khả năng phối hợp các cổng logic, sử dụng ngôn ngữ Verilog, viết testbench mô phỏng và kiểm tra hoạt thiết kế từ đơn giản đến phức tạp. Môn học cũng giúp sinh viên sử dụng phần mềm để thiết kế, mô phỏng, tối ưu, tổng hợp mạch, layout, kiểm tra timing của thiết kế.

1. Cổng NAND

• Sơ đồ nguyên lý

• Mô phỏng

• Symbol

=>>Từ kết quả mô phỏng đúng với trạng thái hoạt động của cổng NAND

2. Cổng OR

• Sơ đồ nguyên lý

• Mô phỏng

• Symbol

=>> Từ kết quả mô phỏng đúng với trạng thái hoạt động của cổng OR

3. Cổng XOR

• Sơ đồ nguyên lý

• Mô phỏng

• Symbol

=>> Từ kết quả mô phỏng đúng với trạng thái hoạt động của cổng XOR

4. Cổng NOT

• Sơ đồ nguyên lý

• Mô phỏng

• Symbol

=>> Từ kết quả mô phỏng đúng với trạng thái hoạt động của cổng NOT

5. Cổng AND

• Sơ đồ nguyên lý

• Mô phỏng

=>> Từ kết quả mô phỏng đúng với trạng thái hoạt động của cổng AND

6. MUX2-1

• Sơ đồ nguyên lý

• Mô phỏng

=>> Từ kết quả mô phỏng, đúng với trạng thái hoạt động của cổng Mux2-1

7. D-LATCH

• Sơ đồ nguyên lý

• Mô phỏng

=>> Từ kết quả mô phỏng, đúng với trạng thái hoạt động của cổng D-LATCH

+ Khi CLK =1: D truyền đến Q như qua môt bộ buffer + Khi CLK =0: Q sẽ giữ giá trị cũ bất chấp D

8. D-FlipFlop

• Sơ đồ nguyên lý

• Mô phỏng

=>> Từ kết quả mô phỏng, đúng với trạng thái hoạt động củacổng D-FlipFlop.

9. Tranmision Gate

• Sơ đồ nguyên lý

• Mô phỏng

=>> Từ kết quả mô phỏng, đúng với trạng thái hoạt động của Tranmision Gate

=>> Từ kết quả mô phỏng, đúng với trạng thái hoạt động của mạch giải mã 2 sang 4

• Mô phỏng

=>> Từ kết quả mô phỏng, đúng với trạng thái hoạt động của bộ cộng 4BIT

1111 + 0001= 0000 nhớ 1( Cout=1)

12. Bộ đếm lên 4BIT

• Sơ đồ nguyên lý

• Mô phỏng

=>> Từ kết quả mô phỏng, đúng với trạng thái hoạt động của Bộ đếm lên 4BIT

13. Mạch trừ 2 số 4BIT

• Sơ đồ nguyên lý

• Mô phỏng

=>> Từ kết quả mô phỏng, đúng với trạng thái hoạt động của Mạch trừ 2 số 4BIT

A=1001; B=0101 Ta lấy A-B= S(0100)

14. Mạch đếm lên/ đếm xuống 4 bit

• Sơ đồ nguyên lý

• Mô phỏng đếm lên khi U/D= 0

• Mô phỏng đếm xuống khi U/D=1

15. Đếm lên/ xuống 4 bit có giá trị load trước

• Sơ đồ nguyên lý

• Mô phỏng đếm lên U/D= 0

• Mô phỏng đếm xuống khi U/ D=1

16. Nhị Phân sang Gray

• Sơ đồ nguyên lý

• Mô phỏng

17. Gray sang Nhị Phân

• Sơ đồ nguyên lý

• Mô phỏng

18. Đếm xuống 4 BIT

• Sơ đồ nguyên lý

• Mô phỏng

• Mô phỏng

21. Mạch nhân

• Mạch nguyên lí

• Mô phỏng

22. Mạch so sánh

• Mạch nguyên lí

• Mô phỏng

23. 4 bit zero dectection

• Mạch nguyên lí

• Mô phỏng

24. Mạch one detection

• Mạch nguyên lí

• Mô phỏng

25. Mạch tristate inverter

• Mạch nguyên lí

• Mô phỏng En=0

• Mô phỏng En=1