Giao trinh ky thuat xung so

Giáo trình này giới thiệu một cách hệ thống các khái niệm về tín hiệu xung và mạng tuyến tính, các mạch biến đổi xung, mạch dao động tạo xung, cơ sở đại số logic và phần tử cơ bản trong các mạch điện tử số kết hợp với các mạch điển hình, giải thích các khái niệm cơ bản về cổng điện tử số, các phương pháp phân tích và thiết kế mạch logic cơ bản. Sau mỗi chương đều có phần câu hỏi và bài tập để giúp người học dễ dàng hệ thống lại và nắm bắt kiến thức tốt hơn. Trên cơ sở các kiến thức căn bản, giáo trình đã cố gắng tiếp cận các vấn đề hiện đại, đồng thời vận dụng với thực tế giảng dạy – học tập của giảng viên, giáo viên và học sinh – sinh viên. Giáo trình gồm có hai phần, được bố cục như sau: Phần 1 – Kỹ thuật xung Chương 1: Tín hiệu xung và mạng tuyến tính Chương 2: Mạch vi phânmạch tích phân Chương 3: Mạch hạn chế và ghim điện áp Chương 4: Mạch dao động tạo xung Phần 2 – Kỹ thuật số Chương 1: Cơ sở đại số logic Chương 2: Mạch logic tổ hợp Chương 3: Mạch dãy

BỘ CÔNG THƯƠNG

TRƯỜNG CAO ĐẲNG KỸ THUẬT CÔNG NGHIỆP

Chủ biên: ThS Mạc Văn Biên Thành viên: Đặng Lan Thương ThS Phạm Thị Uyên

ẮC GIANG - 2016

Giáo trình

KỸ THUẬT XUNG - SỐ (Giáo trình lưu hành nội bộ)

BẮC GIANG - 2019

LỜI NÓI ĐẦU

Cùng với sự tiến bộ của khoa học và công nghệ, các thiết bị điện tử đang và sẽ tiếp tục được ứng dụng rộng rãi, mang lại hiệu quả cao trong hầu hết các lĩnh vực kinh

tế - kỹ thuật cũng như đời sống xã hội Việc điều khiển hay xử lý tín hiệu trong các thiết

bị điện tử hiện đại đều dựa trên cơ sở Kỹ thuật xung - số Bởi vậy, việc hiểu sâu sắc về

Kỹ thuật xung - số là điều không thể thiếu được đối với kỹ sư điện tử hiện nay

Giáo trình này giới thiệu một cách hệ thống các khái niệm về tín hiệu xung và mạng tuyến tính, các mạch biến đổi xung, mạch dao động tạo xung, cơ sở đại số logic

và phần tử cơ bản trong các mạch điện tử số kết hợp với các mạch điển hình, giải thích các khái niệm cơ bản về cổng điện tử số, các phương pháp phân tích và thiết kế mạch logic cơ bản Sau mỗi chương đều có phần câu hỏi và bài tập để giúp người học dễ dàng

hệ thống lại và nắm bắt kiến thức tốt hơn Trên cơ sở các kiến thức căn bản, giáo trình

đã cố gắng tiếp cận các vấn đề hiện đại, đồng thời vận dụng với thực tế giảng dạy – học tập của giảng viên, giáo viên và học sinh – sinh viên

Giáo trình gồm có hai phần, được bố cục như sau:

Phần 1 – Kỹ thuật xung

Chương 1: Tín hiệu xung và mạng tuyến tính

Chương 2: Mạch vi phân-mạch tích phân

Chương 3: Mạch hạn chế và ghim điện áp

Chương 4: Mạch dao động tạo xung

- Văn phòng khoa Điện tử - Tin học, tầng 3, tòa nhà X1, số 202 Trần Nguyên Hãn,

TP Bắc Giang, Bắc Giang

- Thư viện Cao Đẳng Kỹ thuật Công nghiệp, số 202 Trần Nguyên Hãn, TP Bắc Giang, Bắc Giang

NHÓM TÁC GIẢ

MỤC LỤC

PHẦN 1: KỸ THUẬT XUNG 3

Chương 1: TÍN HIỆU XUNG VÀ MẠNG TUYẾN TÍNH 3

1.1 Tín hiệu xung và tham số 3

1.1.1 Định nghĩa 3

1.1.2 Các tham số cơ bản của tín hiệu xung 5

1.2 Phản ứng của mạch RC - RL đối với tín hiệu xung 6

1.2.1 Khái niệm 7

1.2.2 Mạch lọc RC 8

1.2.3 Mạch lọc RL 9

1.2.4 Phản ứng của mạch lọc RC đối với các xung đơn 10

1.3 Các mạch phân áp xung 12

1.3.1 Mạch phân áp xung dùng điện trở 12

1.3.2 Mạch phân áp xung dùng tụ điện 13

1.3.3 Mạch phân áp xung hỗn hợp 14

CÂU HỎI VÀ BÀI TẬP CHƯƠNG 1 16

Chương 2: MẠCH VI PHÂN – MẠCH TÍCH PHÂN 17

2.1 Mạch vi phân 17

2.1.1 Khái niệm 17

2.1.2 Mạch vi phân RC đơn giản 17

2.1.3 Mạch vi phân RL đơn giản 22

2.1.4 Mạch khuếch đại thuật toán vi phân 23

2.1.5.Ứng dụng của mạch vi phân 24

2.2 Mạch tích phân 24

2.2.1 Khái niệm 24

2.2.2 Mạch tích phân RC đơn giản 25

2.2.3 Mạch tích phân RL đơn giản 27

2.2.4 Mạch khuếch đại thuật toán tích phân 27

2.2.5.Ứng dụng của mạch tích phân 28

CÂU HỎI VÀ BÀI TẬP CHƯƠNG 2 34

Chương 3: MẠCH HẠN CHẾ VÀ MẠCH GHIM ĐIỆN ÁP 36

3.1 Khái niệm chung 36

3.1.1 Mạch hạn chế 36

3.1.2 Mạch ghim điện áp 37

3.2 Các mạch hạn chế biên độ 38

3.2.1 Mạch hạn chế dùng diode 38

3.2.2 Mạch hạn chế dùng transistor 42

3.3 Các mạch ghim điện áp 43

3.3.1 Mạch ghim điện áp trên mức nguồn Ec 43

3.3.2 Mạch ghim điện áp dưới mức nguồn Ec 44

CÂU HỎI VÀ BÀI TẬP CHƯƠNG 3 45

Chương 4: MẠCH DAO ĐỘNG TẠO XUNG 47

4.1 Khái niệm chung 47

4.2 Mạch tạo dao động dùng Transistor 48

4.2.1 Mạch dao động đa hài đơn ổn dùng transistor 48

4.2.2 Mạch dao động đa hài phi ổn dùng transistor 51

4.3 Mạch tạo dao động dùng IC NE555 54

4.3.1 Cấu tạo vi mạch NE555 54

4.3.2 Mạch dao động đơn ổn (monostable) 55

4.3.3 Mạch dao động bất ổn (astable) 57

CÂU HỎI VÀ BÀI TẬP CHƯƠNG 4 59

PHẦN 2: KỸ THUẬT SỐ 61

Chương 1: CƠ SỞ ĐẠI SỐ LOGIC 61

1.1 Hệ thống số và mã 61

1.1.1 Hệ thống số đếm thông dụng 61

1.1.2 Mã hóa 65

1.2 Đại số logic 69

1.2.1 Đại số logic 69

1.2.2 Các phương pháp biểu diễn hàm logic 71

1.2.3 Các phương pháp tối thiểu hóa hàm logic 75

1.2.4 Các cổng logic cơ bản 81

CÂU HỎI VÀ BÀI TẬP CHƯƠNG 1 96

Chương 2: MẠCH LOGIC TỔ HỢP 98

2.1 Khái niệm chung 98

2.2 Thiết kế mạch logic tổ hợp 98

2.2.1 Phân tích mạch logic tổ hợp 98

2.2.2 Các bước thiết kế mạch logic tổ hợp 100

2.3 Một số mạch logic tổ hợp thường gặp 103

2.3.1 Mạch cộng nhị phân 103

2.3.2 Mạch trừ nhị phân 105

2.3.3 Mạch so sánh hai số nhị phân 108

2.3.4 Mạch hợp kênh – phân kênh 110

2.3.5 Mạch mã hoá – giải mã 117

CÂU HỎI VÀ BÀI TẬP CHƯƠNG 2 130

Chương 3: MẠCH DÃY 132

3.1 Khái niệm về mạch dãy 132

3.2 Các phần tử nhớ cơ bản 133

3.2.1 Khái niệm chung 133

3.2.2 Trigger R-S (FF-RS ) 134

3.2.3 Trigơ J – K (JK-FF) 138

3.2.4 Trigơ T 140

3.2.5 Trigơ D (Delay) 141

3.2.6 Các loại trigơ Chính- Phụ (MS-Master- Slave) 142

3.2.7 Chuyển đổi giữa các loại trigơ 143

3.3 Bộ đếm 145

3.3.1 Khái niệm và phân loại bộ đếm 145

3.3.2 Các bước thiết kế bộ đếm 146

3.3.3 Bộ đếm đồng bộ 154

3.3.4 Bộ đếm không đồng bộ 157

3.4 Bộ ghi dịch 159

3.4.1 Khái niệm và phân loại 159

3.4.2 Bộ ghi dịch nối tiếp 161

3.4.4 Mạch ghi dịch 2 chiều 163

3.4.5 Một số IC ghi dịch 164

CÂU HỎI VÀ BÀI TẬP CHƯƠNG 3 166

TÀI LIỆU THAM KHẢO 168

DANH MỤC HÌNH VẼ

PHẦN 1: KỸ THUẬT XUNG

Hình 1.1 Biểu diễn tín hiệu âm thanh 3

Hình 1.2 Phân loại tín hiệu 3

Hình 1.3 Tín hiệu hình sin 4

Hình 1.4 a) xung vuông điện áp > 0 b) xung vuông điện áp đều nhau 4

Hình 1.5 Các dạng tín hiệu xung 5

Hình 1.6 Dạng xung lý tưởng và dạng xung thực tế 5

Hình 1.7 Dạng tín hiệu xung vuông đột biến 7

Hình 1.8 Dạng tín hiệu biến đổi theo quy luật đường thẳng 7

Hình 1.9 Dạng tín hiệu biến đổi theo quy luật hàm số mũ 8

Hình 1.10 Tổng hợp xung vuông 8

Hình 1.11 Mạch lọc RC và đáp ứng xung của mạch lọc 9

Hình 1.12 Mạch lọc thông thấp, thông cao dùng RL 9

Hình 1.13 Mạch vi phân 10

Hình 1.14 Tín hiệu lối ra trên mạch vi phân RC 11

Hình 1.15 Mạch tích phân 11

Hình 1.16 Đáp ứng xung lối ra của mạch RC lối ra trên C 12

Hình 1.17 Mạch phân áp xung dùng điện trở 12

Hình 1.18 Mạch phân áp xung dùng tụ điện 13

Hình 1.19 Mạch phân áp xung hỗn hợp 14

Hình 1.20 Giản đồ điện áp của mạch phân áp xung hỗn hợp 15

Hình 2.1 Sơ đồ khối mạch vi phân 17

Hình 2.2 Sơ đồ mạch vi phân RC đơn giản 17

Hình 2.3 Dạng sóng vào và ra của mạch vi phân nhận xung vuông a) Dạng sóng ngõ vào; b) Dạng sóng ngõ ra khi 5 i T  = ; c) Dạng sóng ngõ ra khi τ << Ti 19

Hình 2.4 20

Hình 2.5 20

Hình 2.6 Đồ thị của UC(t) và UR(t) cho trường hợp E= 0, R1=  20

Hình 2.7 20

Hình 2.8 Đồ thị của UC(t) và UR(t) cho trường hợp E= 0, R1=  21

Hình 2.9 Đồ thị của UC(t) và UR(t) cho trường hợp E= 0, R1=  21

Hình 2.10 Sơ đồ mạch vi phân RL đơn giản 22

Hình 2.11 Tín hiệu lối ra trên mạch vi phân RC 23

Hình 2.12 Mạch vi phân dùng khuếch đại thuật toán 23

Hình 2.13 24

Hình 2.14 Sơ đồ khối mạch tích phân 24

Hình 2.15 Sơ đồ mạch tích phân đơn giản 25

Hình 2.16 Dạng tín hiệu vào và ra của mạch tích phân: a) Dạng xung lối vào, b) Dạng xung lối ra  T i, c) Dạng xung lối ra 5 i T  = , d) Dạng xung lối ra  T i 26

Hình 2.17 Sơ đồ mạch tích phân RL đơn giản 27

Hình 2.18 Mạch tích phân dùng khuếch đại thuật toán 27

Hình 2.19 Sơ đồ tổng quát mạch tích phân 29

Hình 2.20 Sơ đồ mạch tích phân đơn giản dùng Transistor 30

Hình 2.21 Sơ đồ mạch Miller 31

Hình 2.22 Sơ đồ mạch Miller cải tiến 33

Hình 2.23 34

Hình 2.24 34

Hình 2.25 35

Hình 2.26 35

Hình 3.1 Sơ đồ khối của mạch hạn chế 36

Hình 3.2 Các đặc tuyến của mạch hạn chế 36

Hình 3.3 Dạng tín hiệu vào/ra của mạch hạn chế 37

Hình 3.4 Sơ đồ mạch hạn chế song song dùng diode 38

Hình 3.5 Dạng điện áp vào, ra của mạch hạn chế trên mức nguồn EC mắc song song 38

Hình 3.6 Ảnh hưởng của các tham số ký sinh đến dạng điện áp ra 39

Hình 3.7 Sơ đồ mạch hạn chế nối tiếp dùng diode 40

Hình 3.8 Dạng điện áp vào, ra của mạch hạn chế trên mức nguồn E mắc nối tiếp 41

Hình 3.9 Mạch hạn chế biên độ hai phía mắc song song 41

Hình 3.10 Dạng điện áp vào, ra của mạch hạn chế hai phía mắc song song 41

Hình 3.11 Mạch hạn chế biên độ hai phía mắc nối tiếp 42

Hình 3.12 Mạch hạn chế biên độ dùng transistor 42

Hình 3.13 Đặc tuyến của mạch hạn chế hai phía dùng transistor 43

Hình 3.14 Mạch ghim điện áp trên mức nguồn Ec 43

Hình 3.15 Dạng điện áp vào, ra của mạch ghim điện áp trên mức nguồn Ec 44

Hình 3.16 Mạch ghim điện áp dưới mức nguồn Ec 44

Hình 3.17 Dạng điện áp vào, ra của mạch ghim điện áp dưới mức nguồn Ec 44

Hình 3.18 45

Hình 3.19 45

Hình 3.20 45

Hình 3.21 46

Hình 3.22 46

Hình 3.23 Một dạng đặc tuyến mạch hạn chế 46

Hình 4.1 Sơ đồ tổng quát của mạch dao động 47

Hình 4.2 Dạng xung của mạch dao động 47

Hình 4.3 Sơ đồ khối của bộ tạo dao động 48

Hình 4.4 Mạch dao động đa hài đơn ổn dùng transistor: a) Trạng thái ổn định Q1 bão hòa, T2 ngưng dẫn; b) Trạng thái tạo xung Q1 ngưng dẫn, Q2 bão hòa 49

Hình 4.5 Giản đồ thời gian biểu thị hoạt động của mạch dao động đơn ổn 50

Hình 4.6 Mạch dao động đa hài phi ổn dùng transistor 51

Hình 4.7 Giản đồ thời gian biểu thị hoạt động của mạch dao động đa hài phi ổn 53

Hình 4.8 Hình dạng thực tế và sơ đồ chân của IC 555 54

Hình 4.9 Cấu trúc của IC 555 55

Hình 4.10 Mạch đơn ổn dùng IC 555 55

Hình 4.11 Mạch bất ổn dùng IC 555 57

Hình 4.12 59

Hình 4.13 60

Hình 4.14 Mạch đa hài phi ổn dùng Transistor 60

PHẦN 2: KỸ THUẬT SỐ 61

Hình 1.1 Minh họa giản đồ Venn 71

Hình 1.2 75

Hình 1.3 75

Hình 1.4 Ký hiệu và bảng trạng thái của cổng không đảo 81

Hình 1.5 Ký hiệu và bảng trạng thái của cổng đảo 82

Hình 1.6 Mắc nối tiếp hai cổng đảo ta được cổng không đảo 82

Hình 1.7 Giản đồ thời gian của cổng logic NOT 82

Hình 1.8 Mạch NOT sử dụng transistor 83

Hình 1.9 Ký hiệu của cổng AND có n đầu vào 83

Hình 1.10 Mạch đơn giản thực hiện phép ADN 84

Hình 1.11 Ký hiệu của cổng logic AND hai đầu vào 84

Hình 1.12 Giản đồ thời gian của cổng logic AND hai đầu vào 85

Hình 1.13 Mạch AND dùng diode 85

Hình 1.14 Sử dụng cổng AND để tạo ra cổng đệm 86

Hình 1.15 Cấu trúc và hình dạng thực tế của IC cổng AND hai đầu vào 86

Hình 1.16 Cấu trúc và hình dạng thực tế của IC cổng AND ba đầu vào 86

Hình 1.17 Ký hiệu của cổng OR có n đầu vào 86

Hình 1.18 Mạch đơn giản thực hiện phép OR 87

Hình 1.19 Ký hiệu và bảng trạng thái của cổng OR 2 đầu vào 87

Hình 1.20 Giản đồ thời gian của cổng logic OR hai đầu vào 87

Hình 1.21 Mạch AND dùng diode 88

Hình 1.22 Sử dụng cổng OR để tạo ra cổng đệm 88

Hình 1.23 Cấu trúc và hình dạng thực tế của IC cổng OR hai đầu vào 88

Hình 1.24 Cấu trúc và hình dạng thực tế của IC cổng OR ba đầu vào 89

Hình 1.25 Ký hiệu và bảng trạng thái của cổng NAND 2 đầu vào 89

Hình 1.26 Ký hiệu của cổng NAND có n đầu vào 89

Hình 1.27 Mạch NAND dùng diode bán dẫn và transistor 90

Hình 1.28 Giản đồ thời gian của cổng logic OR hai đầu vào 90

Hình 1.29 Dùng cổng NAND để tạo cổng NOT 91

Hình 1.30 Dùng cổng NAND để tạo cổng đệm 91

Hình 1.31 Dùng cổng NAND để tạo cổng AND 91

Hình 1.32 Dùng cổng NAND để tạo cổng OR 91

Hình 1.33 Ký hiệu và bảng trạng thái của cổng NOR 2 đầu vào 91

Hình 1.34 Ký hiệu của cổng NOR có n đầu vào 92

Hình 1.35 Mạch NOR dùng diode bán dẫn và transistor 92

Hình 1.36 Giản đồ thời gian của cổng logic NOR hai đầu vào 92

Hình 1.37 Dùng cổng NOR để tạo cổng NOT 93

Hình 1.38 Dùng cổng NOR để tạo cổng đệm 93

Hình 1.39 Dùng cổng NOR để tạo cổng AND 93

Hình 1.40 Dùng cổng NAND để tạo cổng OR 93

Hình 1.41 Dùng cổng NAND để tạo cổng OR 94

Hình 1.42 Ký hiệu và bảng trạng thái của cổng XOR 2 đầu vào 94

Hình 1.44 Ký hiệu và bảng trạng thái của cổng XNOR 2 đầu vào 95

Hình 1.45 97

Hình 1.46 97

Hình 2.1 Sơ đồ khối của mạch logic tổ hợp 98

Hình 2.2 Một mạch logic tổ hợp dùng cổng NAND 99

Hình 2.3 Một mạch logic tổ hợp dùng cổng NOR 99

Hình 2.4 Mạch logic tổ hợp dùng cổng NOR sau khi tối giản 100

Hình 2.5 Sơ đồ khối các bước thiết kế mạch logic tổ hợp 101

Hình 2.6 Sơ đồ logic thực hiện hàm F = AC + BC + AB 102

Hình 2.7 Sơ đồ logic thực hiện hàm F =AC BC AB 102

Hình 2.8 Sơ đồ logic thực hiện cộng hai số nhị phân 1 bít 103

Hình 2.9 Sơ đồ logic thực hiện hàm 104

Hình 2.10 Mạch cộng 2 số nhị phân 4 bit song song 105

Hình 2.11 Sơ đồ logic thực hiện hàm 106

Hình 2.12 Sơ đồ trừ đủ 1 bit 107

Hình 2.13 Mạch trừ 2 nhị phân số 4 bit 107

Hình 2.14 Sơ đồ logic và bảng trạng thái của mạch so sánh bằng 1 bit 108

Hình 2.15 Sơ đồ logic và bảng trạng thái của mạch so sánh hơn 1 bit 109

Hình 2.16 Mạch điện của bộ so sánh lớn hơn 4 bit 109

Hình 2.17 Bộ hợp kênh MUX 2n → 1 110

Hình 2.18 Bộ hợp kênh MUX 22 → 1 110

Hình 2.19 Sơ đồ logic mạch hợp kênh 4 đầu vào 111

Hình 2.20 Mạch hợp kênh với số lượng ngõ vào điều khiển bằng số kênh vào 112

Hình 2.21 Ký hiệu logic của IC 74151 113

Hình 2.22 Bộ phân kênh DMUX 1 → 2n 113

Hình 2.23 Bộ phân kênh đơn giản có 1 đầu vào và 4 đầu ra Trong đó: 114

Hình 2.24 Sơ đồ logic thực hiện mạch phân kênh 115

Hình 2.25 Sơ đồ khối mạch DMUX với số lượng ngõ vào điều khiển bằng số kênh vào 116

Hình 2.26 Sơ đồ mạch logic DMUX với số lượng ngõ vào điều khiển bằng số kênh vào 116

Hình 2.27 Ký hiệu logic của IC 74138 117

Hình 2.28 Sơ đồ khối mạch mã hóa nhị phân từ 8 sang 3 117

Hình 2.29 Mạch mã hóa nhị phân từ 8 sang 3 tích cực ở mức 1 118

Hình 2.30 Sơ đồ mạch mã hóa nhị phân từ 8 sang 3 sử dụng diode 119

Hình 2.31 Mạch mã hóa nhị phân từ 8 ⇒ 3 tích cực ở mức 0 119

Hình 2.32 Sơ đồ khối mạch mã hóa từ 10 sang 4 120

Hình 2.33 Sơ đồ logic mạch mã hóa từ 10 sang 4 121

Hình 2.34 Biểu diễn bằng cổng logic dùng Diode 121

Hình 2.35 Sơ đồ khối mạch mã hoá ưu tiên 4 →2 122

Hình 2.36 Sơ đồ logic mạch mã hoá ưu tiên 4 →2 122

Hình 2.37 Sơ đồ khối mạch giải mã 2 → 4 122

Hình 2.38 Sơ đồ logic mạch giải mã 2 → 4 123

Hình 2.39 Mạch giải mã 2 → 4 dùng diode 123

Hình 2.40 Sơ đồ khối mạch giải mã 2 → 4 với mức tích cực đầu ra ở mức thấp 123

Hình 2.41 Sơ đồ khối logic mạch giải mã 2 → 4 với mức tích cực đầu ra ở mức thấp 124

Hình 2.42 Sơ đồ khai triển và sơ đồ khối của đèn NIXIE 124

Hình 2.43 Sơ đồ logic mạch giải mã đèn NIXIE 125

Hình 2.44 Sơ đồ mạch giải mã đèn NIXIE bằng diode 126

Hình 2.45 Phân loại và ký hiệu của Led 7 thanh 126

Hình 2.46 Sơ đồ khối mạch giải mã LED 7 thanh 126

Hình 3.1 Sơ đồ khối của mạch dãy 132

Hình 3.2 Mô hình bộ cộng nhị phân liên tiếp hai đầu vào 133

Hình 3.3 Sơ đồ khối Trigơ hay Flip - Flop 134

Hình 3.4 Sơ đồ ký hiệu của trigơ RS không đồng bộ 135

Hình 3.5 Sơ đồ xây dựng từ cổng logic NAND và NOR 136

Hình 3.6 Giản đồ thời gian của RS-FF không đồng bộ 136

Hình 3.7 a) Ký hiệu và b) sơ đồ logic của Trigơ RS đồng bộ 137

Hình 3.8 Giản đồ thời gian của RS-FF đồng bộ 138

Hình 3.9 Ký hiệu và sơ đồ logic Trigơ J - K 138

Hình 3.10 Giản đồ thời gian của JK-FF 139

Hình 3.11 a) Ký hiệu và b) sơ đồ logic của trigơ T 140

Hình 3.12 Giản đồ thời gian của trigơ T 140

Hình 3.13 Các ký hiệu của Trigơ D 141

Hình 3.14 a) Sơ đồ logic và b) giản đồ thời gian của Trigơ D 142 Hình 3.15 Cấu trúc của trigo MS 142

Hình 3.16 Các khả năng chuyển đổi giữa các loại trigơ 143

Hình 3.17 Sơ đồ khối của loại trigơ X 143

Hình 3.18 Xây dựng Trigơ JK từ Trigơ RS 144

Hình 3.19 Sơ đồ khối của bộ đếm 145

Hình 3.20 Đồ hình trạng thái của bộ đếm Mđ 145

Hình 3.21 Các bước thiết kế bộ đếm 146

Hình 3.22 Các cung biểu diễn sự thay đổi trạng thái từ Qi đến Qki của trigơ Qi 147

Hình 3.23 Đồ hình trạng thái và bảng mã hóa của bộ đếm đồng bộ có Mđ = 5 149

Hình 3.24 Đồ hình trạng thái bộ đếm nhị phân đồng bộ có Mđ = 4 154

Hình 3.25 Bộ đếm Mod 4 dùng trigơ RS, JK, T 155

Hình 3.26 Đồ hình trạng thái của bộ đếm Mod 5 156

Hình 3.28 Sơ đồ mạch điện của bộ đếm Mod 5 157

Hình 3.29 Bộ đếm nhị phân không đồng bộ 3 bit 157

Hình 3.30 Mô hình thiết kế bộ đếm 158

Hình 3.31 Giản đồ xung của bộ đếm Mod 5 158

Hình 3.32 Sơ đồ mạch điện của bộ đếm Mod 5 không đồng bộ 159

Hình 3.33 Bộ ghi dịch 4 bit dịch phải 160

Hình 3.34 Cho phép chốt dữ liệu trước khi dịch ra ngoài 161

Hình 3.35 Mạch ghi dịch vào nối tiếp ra song song 161

Hình 3.36 Mạch ghi dịch nạp song song 162

Hình 3.37 Mạch ghi dịch nạp song song ra nối tiếp 162

Hình 3.38 Mạch ghi dịch vào song song ra song song 163

Hình 3.39 Mạch ghi dịch cho phép dịch chuyển cả 2 chiều 164

Hình 3.40 Sơ đồ chân ra 74LS95 165

Hình 341 167

Hình 3.42 167

Hình 3.43 167

3

PHẦN 1: KỸ THUẬT XUNG Chương 1: TÍN HIỆU XUNG VÀ MẠNG TUYẾN TÍNH 1.1 Tín hiệu xung và tham số

1.1.1 Định nghĩa

a) Khái niệm về tín hiệu

Về mặt vật lý: Tín hiệu là dạng biểu diễn vật lý của thông tin

Ví dụ: Các tín hiệu âm thanh nghe thấy là do sự nén giãn áp suất không khí đưa đến tai chúng ta: Tín hiệu còi xe, tín hiệu âm thanh phát ra từ loa truyền thanh (tín hiệu 1D) Các tín hiệu ánh sáng nhìn thấy là do sóng ánh sáng truyền tải thông tin về màu sắc, hình khối đến mắt chúng ta: Ánh sáng mặt trời, mặt trăng, tín hiệu đèn xanh, đèn đỏ, đèn vàng (tín hiệu 2D)

Về mặt toán học: Tín hiệu được biểu diễn bởi hàm của một hoặc nhiều biến số độc lập

Ví dụ: Ta có tín hiệu âm thanh được biểu diễn như sau:

Hình 1.1 Biểu diễn tín hiệu âm thanh

Vậy có thể hiểu tín hiệu là một đại lượng vật lý chứa đựng thông tin hay dữ

liệu có thể truyền đi xa và tách thông tin ra được Hầu hết các tín hiệu đáng quan tâm đều ở dạng các hàm số, các phân bố hay các quá trình thay đổi ngẫu nhiên của thời gian hoặc vị trí

b) Phân loại tín hiệu

Các tín hiệu điện áp hay dòng điện biến đổi theo thời gian được chia thành 2 loại

cơ bản là tín hiệu liên tục và tín hiệu rời rạc (gián đoạn) Các tín hiệu này được thể hiện

trên hình sau:

Hình 1.2 Phân loại tín hiệu

Tín hiệu tương tự Tín hiệu lượng tử hóa Tín hiệu lấy mẫu Tín hiệu số

Tín hiệu

Tín hiệu rời rạc Tín hiệu liên tục

4

Tín hiệu liên tục còn gọi là tín hiệu tuyến tính hay tương tự là tín hiệu có giá trị

biên độ thay đổi liên tục theo thời gian Tiêu biểu cho tín hiệu liên tục là tín hiệu sin, như hình 1.3, với tín hiệu sin ta có thể tính được biên độ của tín hiệu tại từng thời điểm khác nhau

Hình 1.3 Tín hiệu hình sin

Tín hiệu số là tín hiệu đã được lấy mẫu và lượng tử hóa Lượng tử hóa là quá

trình biến một tín hiệu có giá trị liên tục thành tín hiệu có giá trị rời rạc Lấy mẫu là quá trình biến một tín hiệu tương tự thành một tín hiệu rời rạc theo thang thời gian

Định lý lấy mẫu (Shannon-Nyquist) nói rằng muốn khôi phục một tín hiệu băng tần gốc liên tục theo thời gian thì băng thông của tín hiệu ban đầu phải có giới hạn và

tần số lấy mẫu phải lớn hơn hai lần băng thông của tín hiệu ban đầu

Ngược lại, tiêu biểu cho tín hiệu rời rạc là tín hiệu vuông, dạng tín hiệu như hình 1.4, biên độ của tín hiệu chỉ có 2 giá trị mức cao VH và mức thấp VL, thời gian chuyển mức tín hiệu từ mức cao sang mức thấp và ngược lại là rất ngắn (coi như bằng 0) và được xem như tức thời

Hình 1.4 a) xung vuông điện áp > 0 b) xung vuông điện áp đều nhau

Tín hiệu xung không chỉ có tín hiệu xung vuông mà còn có mốt số dạng tín hiệu khác như xung tam giác, răng cưa, xung nhọn, xung nấc thang có chu kỳ tuần hoàn theo thời gian với chu kỳ lặp lại T

Trong nhiều trường hợp xung tam giác có thể coi là xung răng cưa

Các dạng xung cơ bản trên rất khác nhau về dạng sóng, nhưng có điểm chung là thời gian tồn tại xung rất ngắn, sự biến thiên biên độ từ tấp lên cao (xung nhọn) và từ cao xuống thấp (nấc thang, tam giác) xảy ra rất nhanh Tín hiệu xung là tín hiệu rời rạc theo thời gian

5

Hình 1.5 Các dạng tín hiệu xung

Tóm lại, tín hiệu xung được định nghĩa: Tín hiệu xung điện thế hay xung dòng

điện là những tín hiệu có thời gian tồn tại rất ngắn, có thể so sánh với quá trình quá độ

trong các mạch điện mà chúng tác dụng Có thể hiểu, tín hiệu xung là tín hiệu tạo nên

do sự thay đổi mức của điện áp hay dòng điện trong một thời gian rất nhỏ: Từ mức thấp

L ban đầu chuyển sang mức cao H trong một thời gian ngắn hoặc ngược lại

1.1.2 Các tham số cơ bản của tín hiệu xung

Tín hiệu xung vuông như hình 1.6a, là một tín hiệu xung vuông lý tưởng, thực tế khó có 1 xung vuông nào có biên độ tăng và giảm thẳng đứng như vậy

a) Xung vuông lý tưởng b) Xung vuông thực tế

Hình 1.6 Dạng xung lý tưởng và dạng xung thực tế

Xung vuông thực tế với các đoạn đặc trưng: sườn trước, đỉnh, sườn sau Các tham

số cơ bản: biên độ Um, độ rộng xung tx, độ rộng sườn trước và sau ts, độ sụt đỉnh ∆𝑢

− Biên độ xung Um xác định bằng giá trị lớn nhất của điện áp tín hiệu xung có đƣợc trong thời gian tồn tại của nó

− Độ rộng sườn trước ttr, sườn sau ts là xác định bởi khoảng thời gian tăng và thời gian giảm của biên độ xung trong khoảng giá trị 0.1Um ÷ 0.9Um

− Độ rộng xung tx xác định bằng khoảng thời gian có xung với biên độ trên mức 0.1Um (hoặc 0.5Um)

− Độ sụt đỉnh xung thể hiện mức giảm biên độ xung tương tứng từ 0.9Um ÷ Um

6

Với dãy xung tuần hoàn ta có các tham số đặc trưng như sau:

− Chu kỳ lặp lại xung T là khoảng thời gian giữa các điểm tương ứng của 2 xung

kế tiếp, hay là thời gian tương ứng với mức điện áp cao tx và mức điện áp thấp tng

− Trạng thái có xung (tx) với biên độ lớn hơn một ngưỡng UH gọi là trạng thái cao hay mức “1”, mức UH thường chọn cỡ từ 1/2VCC đến VCC

− Trạng thái không có xung (tng) với biên độ nhỏ hơn 1 ngưỡng UL gọi là trạng thái thấp hay mức “0”, UL được chọn tùy theo phần tử khóa (transistor hay IC)

− Các mức điện áp ra trong dải UL < U < UH được gọi là trạng thái cấm

Nhận xét:

− Tín hiệu xung rất đa dạng song chỉ tồn tại một số dạng có ý nghĩa

− Thời gian tồn tại của xung thường rất nhỏ so với chu kì của nó và có các thời điểm đột biến

− Nhìn chung các bài toán về mạch điện của kỹ thuật xung là bài toán về quá trình quá độ trong mạch Do đó phương trình mô tả mạch điện là các phương trình hình vi phân, tích phân hoặc sai phân Đối với các phương trình này ta có thể giải trực tiếp nhưng để đơn giản người ta thường chuyển các phương trình đó thành phương trình đại

số thông qua các phép biến đổi Laplace, sau đó giải bài toán trong không gian đại số rồi dùng phương pháp biến đổi ngược tìm ra kết quả cuối cùng

1.2 Phản ứng của mạch RC - RL đối với tín hiệu xung

Trong lý thuyết về mạch lọc, người ta chia mạch lọc thành 2 loại: mạch lọc thụ động và mạch lọc tích cực Các mạch lọc thụ động dùng các phần tử cơ bản R-L-C được chia thành một số loại: theo linh kiện có mạch lọc RC, RL, LC Theo tần số chọn lọc có: mạch lọc thông thấp, mạch lọc thông cao, mạch lọc thông dải và mạch lọc chặn dải, tùy theo các sắp xếp của từng loại linh kiện trong mạch, ta sẽ được các mạch lọc tương ứng

7

1.2.1 Khái niệm

Để xác định điện áp đầu ra của mạch điện tuyến tính ura(t) khi đầu vào tác dụng một điện áp uvào(t) có dạng phức tạp ta có thể áp dụng nguyên lý xếp chồng để xác định điện áp lối ra phụ thuộc vào điện áp lối vào

Khi tín hiệu lối vào phức tạp ta phân tích thành dạng tín hiệu đơn giản lối vào rồi

từ đó ta tính kết quả tại đầu ra của từng thành phần tín hiệu đơn giản ura(1)(t), ura(2)(t), … cuối cùng ta thực hiện lấy tổng tín hiệu ra tại ta được tín hiệu ra ura(t)

Những dạng xung cơ bản là dạng xung hình chữ nhật, hình thang, hình tam giác, hình chuông, dạng e mũ Tín hiệu vào có thể là tổng của tín hiệu điện áp hay dòng điện của dạng xung dưới đây:

a) Dạng tín hiệu xung vuông đột biến

0 0

Hình 1.7 Dạng tín hiệu xung vuông đột biến

b) Dạng tín hiệu biến đổi theo quy luật đường thẳng

0

.( ) 1

Hình 1.8 Dạng tín hiệu biến đổi theo quy luật đường thẳng

Trên hình 1.8 ta nhận thấy rằng đường k(t-t0) song song với đường k(t) và trễ một khoảng thời gian là t0

Hình 1.9 Dạng tín hiệu biến đổi theo quy luật hàm số mũ

Nhận xét: Thực tế cũng như lý luận chứng minh rằng tín hiệu xung dù dạng song

tất cả chúng đều được tổng hợp từ ba thành phần tín hiệu đơn giản trên

Ví dụ: tổng hợp xung vuông từ các thành phần tín hiệu đột biến (hình 1.10)

Với mạch lọc RC có mạch lọc thông thấp và mạch lọc thông cao

- Nếu tín hiệu được lấy ra trên tải C thì được gọi là mạch lọc thông thấp (mạch hạ thông), nếu mạch này có hằng số thời gian rất lớn thì được gọi là mạch tích phân

- Nếu tín hiệu được lấy ra trên tải R thì được gọi là mạch lọc thông cao (mạch thượng thông), nếu mạch này có hằng số thời gian rất nhỏ thì được gọi là mạch vi phân

U = ; U0 là biên độ điện áp lối ra, Ui là biên độ điện áp lối vào

- Điện áp lối ra của mạch lọc thông thấp là U t0( ) 1 U t dt i( ) (1.1)

RC

a) Mạch lọc thông thấp b) Mạch lọc thông cao

Hình 1.12 Mạch lọc thông thấp, thông cao dùng RL

U t

R d t

=

10

1.2.4 Phản ứng của mạch lọc RC đối với các xung đơn

a) Điện áp lấy ra trên điện trở

1 1

i O

d U t

U t

dt RC

11

a) Tín hiệu vào là xung vuông b) Tín hiệu ra khi thay đổi RC

Hình 1.14 Tín hiệu lối ra trên mạch vi phân RC

b) Điện áp lấy ra trên tụ điện

=

2 ( ) dt

1 1

i O

a) Tín hiệu vào b) Các tín hiệu ra với RC thay đổi

Hình 1.16 Đáp ứng xung lối ra của mạch RC lối ra trên C

Tín hiệu lối vào là sin có dạng U i( )t =Asin( )t thì tín hiệu lối ra là sin trễ pha

1.3 Các mạch phân áp xung

Trong các thiết bị xung thường gặp là phải làm suy giảm bớt một phần điện áp nào đó để đảm bảo các yêu cầu kỹ thuật hoặc tiện lợi cho việc sử dụng, khi đó phải sử dụng các bộ phân áp xung Nhiệm vụ của bộ phận áp xung là trích một phần tín hiệu đưa đến tải để thực hiện phối hợp về mặt biên độ Do đó yêu cầu kỹ thuật đặt ra đối với mạch phân áp xung là không được gây méo tín hiệu mà chỉ làm giảm về mặt biên độ (người ta còn gọi mạch phân áp xung là mạch suy giảm) Như đã biết, theo khai triển Fourier các tín hiệu không có chu kì sin đều chứa trong nó các thành phần tần số từ thấp đến cao Muốn mạch phân áp không gây méo tín hiệu thì hệ số truyền đạt của mạch không được phụ thuộc vào tần số Các bộ phận đơn giản nhất mà không phụ thuộc vào tần số đó là phân áp bằng điện trở, phân áp điện dung và phân áp hỗn hợp

1.3.1 Mạch phân áp xung dùng điện trở

Sơ đồ mạch:

Hình 1.17 Mạch phân áp xung dùng điện trở

ξR là một hằng số không phụ thuộc vào tần số và được gọi là hệ số phân áp điện trở

1.3.2 Mạch phân áp xung dùng tụ điện

Sơ đồ mạch:

Hình 1.18 Mạch phân áp xung dùng tụ điện

Sơ đồ mạch điện có C1, C2 tạo thành mạch phân áp, R0 là điện trở tải Từ sơ đồ hình 1.18, áp dụng công thức phân áp ta có:

Do đó điện áp ra sẽ có độ rộng sườn nhất định cho dù đầu vào là một xung hình chữ nhật lý tưởng Hay nói cách khác là hệ số phân áp thuộc vào tần số và gây méo tín hiệu lấy ra

Để xét một cách tổng quát ta xét mạch điện pháp hỗn hợp gồm cả hai phần tử R và C

Đường cong u2(t) có dạng như hình 1.20 Vậy nếu thỏa mãn điều kiện R C1 1=R C2 2

hệ số phân áp sẽ không phụ thuộc vào tần số nữa, tín hiệu ra sẽ không bị méo so với tín hiệu vào Do đó đó là điều kiện để chọn trị số điện dung của tụ 1

số cao tần nằm ở “sườn” lên của điện áp đột biến (hình 1.20)

15

Hình 1.20 Giản đồ điện áp của mạch phân áp xung hỗn hợp

Vậy tại thời điểm t=0 trở kháng của các tụ nói chung X C 1

C



= so với điện trở mắc song song với nó Trị số điện áp ra do phân áp điện dung quyết định Ngược lại, sau khi kết thúc quá trình quá độ các tụ đã được nạp đầy, trở kháng XC của các tụ tăng lên so với khi điện trở mắc song song với nó, nên điện áp ra doR quyết định Do đó

  hoặc R Cbước nhảy điện áp ban đầu sẽ đạt t=0 sẽ lớn hơn hoặc nhỏ hơn trị

số xác lập Khi R =C bước nhảy điện áp sẽ bằng trị số áp xác lập, do vậy điện áp ra

không bị méo

16

CÂU HỎI VÀ BÀI TẬP CHƯƠNG 1

Câu 1: Trình bày khái niệm về tín hiệu? Các loại tín hiệu trong thực tế?

Câu 2: Tín hiệu xung là gì? Các tham số cơ bản của tín hiệu xung? Đặc điểm chung của tín hiệu xung?

Câu 3: Hàm của tín hiệu xung cơ bản được định nghĩa như thế nào? Vẽ dạng đồ thị biểu diễn các hàm đó?

Câu 4: Trình bày phản ứng của RC với các xung đơn?

Câu 5: Vẽ sơ đồ mạch và phân tích mạch phân áp xung dùng điện trở?

Câu 6: Vẽ sơ đồ mạch và phân tích mạch phân áp xung dùng tụ điện?

Câu 7: Vẽ sơ đồ mạch và phân tích mạch phân áp xung hỗn hợp?

17

Chương 2: MẠCH VI PHÂN – MẠCH TÍCH PHÂN 2.1 Mạch vi phân

2.1.1 Khái niệm

Sơ đồ khối mạch vi phân:

Hình 2.1 Sơ đồ khối mạch vi phân

Định nghĩa: Mạch vi phân là mạch tuyến tính mà tín hiệu đầu ra tỉ lệ với vi phân (đạo hàm theo thời gian) của tín hiệu vào

2

( )( ) d S t (2.1)

S t K

dt

=Trong đó: k là hệ số tỷ lệ phụ thuộc vào các hệ số của mạch vi phân

Các tín hiệu S1(t), S2(t) có thể là dòng điện hoặc điện áp:

+ Tín hiệu vào là dòng điện và tín hiệu ra là dòng điện

+ Tín hiệu vào là dòng điện và tín hiệu ra là điện áp

+ Tín hiệu vào là điện áp và tín hiệu ra là dong điện

+ Tín hiệu vào là điện áp và tín hiệu ra là điện áp

Nếu cả tín hiệu vào và ra đều là điện áp ta có biểu thức sau:  1 

2

( )( ) d U t

2.1.2 Mạch vi phân RC đơn giản

a) Sơ đồ mạch

Hình 2.2 Sơ đồ mạch vi phân RC đơn giản

18

Thiết lập công thức tính toán:

Tín hiệu lối vào là Ui(t) tuần hoàn với chu kỳ T, tần số góc là 2

lệ K =RC=const

b) Điều kiện mạch vi phân RC

Điều kiện để trở thành mạch vi phân theo giả thiết là: UR<<UC

i

 = 

Trong đó: τ= R.C là hằng số thời gian

Ti là chu kỳ của tín hiệu vào

Ví dụ: Trường hợp điện áp vào Ui(t) là tín hiệu hình sin qua mạch vi phân:

dt



=

Giả sử điện áp ngõ vào là tín hiệu xung vuông đối xứng có chu kỳ Ti (hình 2.3.a)

Nếu mạch vi phân có hằng số thời gian

Nếu mạch vi phân có hằng số thời gian τ rất nhỏ so với Ti thì tụ sẽ nạp xả điện rất nhanh nên cho ra hai xung ngược dấu nhưng có độ rộng xung rất hẹp được gọi là xung nhọn (hình 2.3c) Như vậy, nếu thỏa điều kiện của mạch vi phân thì mạch RC sẽ đổi tín hiệu từ xung vuông đơn cực ra 2 xung nhọn lưỡng cực

Hình 2.3 Dạng sóng vào và ra của mạch vi phân nhận xung vuông a) Dạng sóng ngõ vào; b)

Ví dụ: Cho mạch điện như hình 2.4 với Ui(t) = 5 (t), R= 1K, C=470pF

Hãy xác định và vẽ đồ thị của UC(t) và UR(t) cho các trường hợp sau:

21

Kết hợp tác dụng của hai nguồn, suy ra: 5.

t R

R U

3 5.

5 1 0.313

td

I R

i C

td

t

R t

3

R

t e

22

2.1.3 Mạch vi phân RL đơn giản

a) Sơ đồ mạch

Hình 2.10 Sơ đồ mạch vi phân RL đơn giản

Tính toán các tham số của mạch:

Tín hiệu lối vào là tín hiệu xoay chiều có tần số góc là 

( )

(2.8) 1

dt L

23

a) Tín hiệu vào là xung tam giác b) Tín hiệu ra là xung vuông

Hình 2.11 Tín hiệu lối ra trên mạch vi phân RC

2.1.4 Mạch khuếch đại thuật toán vi phân

Hình 2.12 Mạch vi phân dùng khuếch đại thuật toán

Mạch khuếch đại vi phân dùng OA với lối vào đảo và điện trở R2 và tụ C là mạch phân áp vi phân Điện trở R1 làm ổn định tổng trở của lối vào (là điện trở ghép tránh cho nguồn xoay chiều ở lối vào nối GND vì lối vào của bộ khuếch đại thuật toán được coi là GND ảo) Điện trở R3 có tác dụng bù nhiệt làm ổn định mạch khuếch đại, thường chọn R2 = R3

Lối vào được đưa tới tụ C tới lối vào đảo của khuếch đại thuật toán, điện trở R2 lấy tín hiệu hồi tiếp từ lối ra tới lối vào đảo của khuếch đại thuật toán

Dòng điện lối vào đảo của khuếch đại thuật toán là:

i

dU t U

24

2.1.5.Ứng dụng của mạch vi phân

a) Tạo xung nhọn từ xung vuông

Tại thời điểm t =t1 thì 1( ) 0

Tuy vậy trường hợp trên cũng chỉ là lý tưởng vì thực tế nếu kể đến ảnh hưởng của nguồn tín hiệu vào và tải ở đầu ra thì sơ đồ tương đương của mạch vi phân sẽ được biểu diễn bằng phương trình vi phân cấp cao Để xác định ảnh hưởng tổng hợp của tất

cả các tham số ký sinh thì ta phải giải phương trình biểu diễn nó

Nếu chỉ xét riêng ảnh hưởng của các điện trở ký sinh thì sơ đồ tương đương của mạch có dạng sau:

b) Tạo xung vuông từ xung tam giác

Khi cho tín hiệu vào có dạng xung tam giác thì tín hiệu ra có dạng xung vuông (Mạch vi phân đơn giản RL) Nếu cho tín hiệu vào là xung vuông thì dòng qua tụ sẽ cho

ra hai xung nhọn Đối với OP-AMP khi cho xung tam giác đặt ở ngõ vào thì sẽ cho xung vuông ở ngõ ra

Hình 2.13.

2.2 Mạch tích phân

2.2.1 Khái niệm

Sơ đồ khối mạch tích phân:

Hình 2.14 Sơ đồ khối mạch tích phân

2.2.2 Mạch tích phân RC đơn giản

a) Sơ đồ mạch

Hình 2.15 Sơ đồ mạch tích phân đơn giản

Thiết lập công thức tính toán:

Theo sơ đồ mạch điện: 0

 = = trong đó Ti là chu kỳ tín hiệu lối vào Với điều kiện như vậy thì tổng trở của mạch ZR, khi đó tín hiệu lối

Hình 2.16 Dạng tín hiệu vào và ra của mạch tích phân: a) Dạng xung lối vào, b) Dạng xung

lối ra  T i , c) Dạng xung lối ra

 = , khi đó tụ C nạp và phóng điện theo hàm exp với biên

độ đỉnh thấp hơn mức bão hòa tín hiệu lối ra như hình 2.17.c

- Trường hợp 2: khi T i, tụ C nạp và phóng điện rất chậm điện áp lối ra thấp theo hàm exp khi đó điện áp tăng dần theo hàm mũ, do thời gian phóng nạp rất chậm nên hàm exp gần như dạng tuyến tính do đó tín hiệu lối ra như hình 2.17.d

Do đó với mạch tích phân dùng RC khi chọn các giá trị RC phù hợp ta sẽ được các dạng xung lối ra khác nhau khi dạng xung lối vào là xung vuông

Trường hợp khi xung vuông lối vào có độ rộng khác nhau thì khi tín hiệu lối ra trên tụ thực hiện với thời gian nạp lớn hơn thời gian phóng và ngược gại gây ra hiện tượng điện áp rơi trên tụ tăng hoặc giảm dần

b) Điều kiện mạch tích phân RC

Theo giả thiết U C U R hay i. 1 i R. RC 1

Tóm lại, điều kiện mạch RC trở thành mạch tích phân là: = RCT i (2.16)

Ví dụ: Điện áp vào Ui(t) là tín hiệu hình sin qua mạch tích phân: Ui(t) = Um.sinω(t)

2.2.4 Mạch khuếch đại thuật toán tích phân

Hình 2.18 Mạch tích phân dùng khuếch đại thuật toán

Hình 2.19 là mạch tích phân dùng OP-AMP hay còn được gọi là mạch tích phân dùng khuếch đại thuật toán điện áp ra biến đổi đường thẳng, trong đó hai linh kiện R1

và C để tạo hằng số thời gian  =2 R C 1 Điện trở R1 còn là điện trở vào, điện trở R2 ổn định nhiệt cho OP-AMP thường chọn R1 = R2

Do điện áp ngõ vào đảo nên điện áp ra được tính theo công thức:

U t = −R C U t dt

t C

Vì mạch tích phân dùng khuếch đại thuật toán với lối vào đảo do đó tín hiệu lối

ra sẽ ngược pha so với tín hiệu lối vào Nếu ngõ vào nhận xung vuông thì qua điện trở

R1 ở ngõ vào đảo sẽ có xung tam giác và ở ngõ ra cũng có xung tam giác

2.2.5.Ứng dụng của mạch tích phân

Mạch tích phân thường được ứng dụng nhiều trong các thiết bị điện tử sau:

- Thiết bị chọn lọc và so sánh tín hiệu:

- Thiết bị tính toán:

- Thiết bị đo lường:

- Tạo tín hiệu xung răng cưa

- Thiết bị biến đổi tương tự - số

- Thiết bị hiện hình

Một trong những ứng dụng quan trọng của mạch tích phân là tạo tín hiệu xung răng cưa dùng để quét tia điện tử trong các đèn ống tia điện tử và được gọi là tín hiệu quét

Các điện áp quét (uq) thường điều khiển các tia điện tử bằng điện trường do điện

áp quét tạo ra đặt lên hai bản cực điều khiển

a) Tín hiệu quét

+ u0q: các tham số số điện áp ban đầu;

+ uqm: biên độ điện áp quét;

+ tq=t2-t1: thời gian hành trình quét thuận;

+ thp=t3-t2: thời gian quét ngược (thời gian hồi phục)

Yêu cầu u0q nhỏ, uqm lớn, thp càng nhỏ càng tốt, tq trong thời gian quét uq

q q

 = là nguồn điện áp một chiều, có giá trị là một hàng số, từ đó có thể tích phân

ra đường biến đổi tuyến tính thể tạo ra tín hiệu quét Để tạo tín hiệu quét về phương diện mạch điện người ta thường sử dụng phương pháp nạp điện cho tụ qua một điện trở lớn để đảm bảo hằng số thời gian của mạch tích phân lớn

Sơ đồ tổng quát có dạng như hình:

Hình 2.19 Sơ đồ tổng quát mạch tích phân

Trong thời gian quét (hành trình quét thuận) khóa K mở do đó tụ C được nạp điện

từ nguồn Eng qua điện trở R làm cho cho UC tăng, tạo ra hành trình quét thuận Khi t = tq

thì uq =uqm nên khóa K đóng lại, tụ C phóng điện qua nội trở khóa RK<<R tạo thời gian phục hồi mạch trở về trạng thái ban đầu

Kết luận: Nếu điện áp trên tụ muốn biến đổi theo quy luật tuyến tính thì dòng điện qua tụ phải không đổi Khi nạp cho tụ điện C làm UC tăng, suy ra UR giảm, vì thế dòng qua R giảm

Để đảm bảo dòng qua tụ không đổi:

− Có thể thay thế điện trở R bằng một mạng hai cực ổn dòng;

− Dùng phương pháp bù điện áp để luôn luôn đảm bảo hiệu số điện thế giữa hai đầu điện trở là một hằng số

b) Một số mạch quét thông dụng

+ Muốn giảm độ méo phi tuyến thì cần thiết phải tăng  =RC Song điều này lại

mâu thuẫn với yêu cầu tăng hiệu suất vì nó làm giảm biên độ của điện áp ra

32

+ Tạo trạng thái quét và hồi phục: tại thời điểm t = t1 có xung điều khiển dương (+) với độ rộng x =t q Do đó diode D tắt Vì dòng điện phóng ban đầu lớn hơn dòng điện chạy qua R tại thời điểm bắt đầu xuất hiện xung do đó làm xuất hiện  i R, U R và

BE

U

 thông qua tụ điện C dẫn đến U qở đầu ra

Nhờ có U BE  0làm cho transistor thông và tụ C bắt đầu phóng điện theo đường:

Cùng một nguyên nhân i Cph giảm dẫn đến hai kết quả trái ngược nhau là UBE tăng

và UBE giảm, điều này vô lý Vậy i Cph const.

Tại thời điểm t = t2 kết thúc xung điều khiển ở đầu vào Diode D lại thông trở lại, khi đó xuất hiện đột biến dòng iC ( )i C dẫn đến xuất hiện U q ở đầu ra tương tự như thời điểm t1 nhưng ngược hướng Tiếp theo là quá trình hồi phục với khoảng thời gian tụ C được nạp điện trở lại như sau:

k: hệ số khuếch đại của mạch

+ hệ số sử dụng điện áp q → 1 Muốn mở rộng biên độ tín hiệu quét (tăng biên độ tín hiệu quét) có thể mở rộng xung điều khiển t q  song trong thực tế khi Ut'q q giảm đến giá trị bằng UCbh thì dừng lại tạo nên thời gian quét cực đại tqmax

+ Muốn có q nhỏ thì cần có hệ số khuếch đại k lớn, nghĩa là cần điện trở tải RC

lớn Điều này làm cho nC lớn và thời gian hồi phục thp lớn Đây là nhược điểm cơ bản của mạch Miller để khắc phục nhược điểm này người ta lắp thêm ở đầu ra của mạch quét một tầng khuếch đại collector crung như hình 2.22

33

Hình 2.22 Sơ đồ mạch Miller cải tiến

Đặc điểm của mạch này là có hệ số khuếch đại điện áp KU = 1 Do đó với cách mắc mạch như trên thì quá trình tạo quét tương đương như mạch Miller cơ bản Song trong thời gian phục hồi tụ điện C sẽ không nạp qua điện trở tải RC lớn mà được nạp qua điện trở ra

RE2 rất nhỏ của tầng khuếch đại đại Q2, do đó đã thu hẹp được thời gian phục hồi

Mặt khác, để loại bỏ được nguồn điện áp phụ EB người ta sử dụng phân áp R2,

RE1 để tạo thiên áp tự cấp cho Transistor Q1 Để đảm bảo UEO điện áp là một chiều ta

sử dụng tụ lọc C3 có trị số đủ lớn sao cho thỏa mãn đẳng thức:

2 2

2 1 2