Bai1 Vi Xử Lý

Vi Xử Lý

Thiết bị ra (màn hình, máy in,ổ đĩa, máy vẽ )

CU

Phối ghép vào ra

Thiết bị vào (Bàn phím, chuột,ổ đĩa máy quét )

Bus điều khiển

• Các thông số chính của 8088/86

- Do Intel sản xuất vào năm 1978

- Có 40 chân, đóng vỏ kiểu hai hàng chân DIP (dual in line package)

- Cả hai đều có 20 chân địa chỉ, do vậy địa chỉ hoá đ−ợc 220=1 Mb bộ nhớ

- Cả hai đều có bus dữ liệu trong là 16 bit

- Điểm khác nhau căn bản giữa hai bộ xử lý này là bus dữ liệu ngoài 8088

có bus dữ liệu ngoài 8 bit và do vậy phù hợp với các thiết bị ngoại vi 8 bit

8086 có bus dữ liệu ngoài 16 bit và do vậy dùng với các thiết bị ngoại vi 16 bit lúc bấy giờ là đang ch−a phổ dụng và đắt tiền

- Tần số nhịp đồng hồ là 4,77 MHz Các phiên bản sau dùng tần số nhịp

đồng hồ lên đến 10 MHz

• Sơ đồ khối bộ VXL 8086/8088

Bộ VXL 8086/8088 gồm có 2 khối chính là Đơn vị thực hiện lệnh EU

(Execution Unit) và Đơn vị giao tiếp BIU (Bus Interface Unit) EU thực hiện tất cả các tính toán số học và lôgich, còn BIU thì nhận lệnh (Fetch) và dữ liệu từ

bộ nhớ Các lệnh này dùng để điều khiển hoạt động của các bộ phận bên trong

và bên ngoài CPU Sơ đồ khối chức năng của bộ VXL 8086/8088 đ−ợc giới thiệu nh− trên Hình 2

BUS trong của CPU

EU

Điều khiển BUS

Thanh ghi cờ

Bộ tạo địa chỉ Σ

Hình 2.1 Cấu trúc bộ vi xử lý 8086/8088

2.1 Tổ chức của EU

EU là đơn vị thực hiện, nơi xử lý dữ liệu ở bên trong bộ VXL Nhiệm vụ

chính của EU là nhận các lệnh và dữ liệu do BIU chuyển đến rồi xử lý các

thông tin đó Dữ liệu đã được xử lý trong EU sau đó được chuyển ra bộ nhớ

hoặc các thiết bị ngoại vi thông qua BIU Như vậy EU không liên hệ trực tiếp

với thế giới bên ngoài mà luôn thông qua BIU

Đơn vị thực hiện EU bao gồm có 3 thành phần như sau:

- Đơn vị số học và lô gich ALU (Arithmetic and Logic Unit)

- Tập các thanh ghi bao gồm: các thanh ghi đa năng, thanh ghi con trỏ và

chỉ số, thanh ghi cờ Các thanh ghi được sử dụng để xử lý số liệu và ghi giữ các

kết quả trung gian

- Khối điều khiển của EU

a Đơn vị số học-lôgic ALU (Arithmetic and logic Unit)

Đơn vị số học-lôgic ALU gồm các mạch có nhiệm vụ thực hiện các phép

tính số học hoặc logic trên các số nhị phân theo từng cặp bit vào Để thực hiện

được các phép tính này ALU cần sử dụng các thanh ghi liên quan

b Tập các thanh ghi (Register Set)

Trong EU của 8086/88 có 3 nhóm thanh ghi là: các thanh ghi đa năng,

thanh ghi con trỏ và chỉ số và thanh ghi cờ

Các thanh ghi đa năng (General Registers):

Bao gồm 4 thanh ghi dữ liệu (data register) 16 bit Các thanh ghi này được

sử dụng để lưu giữ tạm các kết quả trung gian và được ký hiệu là AX, BX, CX,

DX Đặc điểm của các thanh ghi này là trong trường hợp cần chứa dữ liệu 8 bit

thì mỗi thanh ghi có thể được chia làm 2 nửa 8 bit: nửa cao (ứng với ký hiệu H)

và nửa thấp (ứng với ký hiệu L) Như vậy các thanh ghi đa năng có thể dùng

nửa 8 bit để lưu theo Byte hoặc kết hợp 2 nửa để lưu theo Từ Bảng 2.1 giới

thiệu các thanh ghi đa năng

Bảng 2.1 Các thanh ghi đa năng

8 bits cao (H) 8 bits thấp [L]

- Thanh ghi AX (accumulator - Acc): thanh ghi tích luỹ, là thanh ghi chính

để thực hiện các phép toán số học, các lệnh xuất nhập cổng Thanh ghi này

thường được dùng để lưu (tích luỹ) các kết quả tính toán (cộng, trừ, nhân,

chia ) Nếu kết quả là 8 bit thì thanh ghi AL được coi là Acc

- BX (base): thanh ghi cơ sở, thường dùng để chỉ địa chỉ cơ sở của một

vùng nhớ trong bộ nhớ

- CX (count): thanh ghi đếm, dùng để chứa số lần lặp của vòng lặp, phép

dịch, phép quay

- DX (data): Thanh ghi dữ liệu, thường dùng để lưu kết quả của các phép

tính nhân, chia và định địa chỉ cổng trong các lệnh xuất, nhập cổng

Các thanh ghi con trỏ và chỉ số

Trong đơn vị EU có 2 thanh ghi con trỏ (Pointer Register) được ký hiệu là

SP, BP và 2 thanh ghi chỉ số (Index Register) được ký hiệu là SI và DI Đây là

các thanh ghi 16 bit và khác với thanh ghi đa năng, chúng không thể chia thành

Các thanh ghi này thường được dùng chủ yếu là để trỏ hoặc ghi chỉ số để

xác định 1 địa chỉ trong bộ nhớ Địa chỉ được chứa trong các thanh ghi này có

thể được liên hợp với các thông tin từ BIU để định vị trí thực của dữ liệu trong

bộ nhớ

- BP (base pointer): con trỏ cơ sở, dùng để trỏ vào dữ liệu nằm trong đoạn

ngăn xếp SS Địa chỉ đầy đủ của phần tử trong đoạn ngăn xếp là SS:BP

Trước khi tìm hiểu tiếp về thanh ghi SP, cần đề cập tới khái niệm liên quan

là ngăn xếp

thời Ngăn xếp được sử dụng khi chương trình thực hiện một lệnh gọi chương

trình con hay 1 ngắt Lúc đó CPU lưu địa chỉ của lệnh kế tiếp sau lệnh gọi vào

ngăn xếp Khi thực hiện xong chương trình con hoặc ngắt thì CPU sẽ lấy địa

chỉ này ra khỏi stack để có thể thực hiện lệnh kế tiếp

Ngăn xếp làm việc theo nguyên tắc LIFO (Last In First Out)

Để quản lý ngăn xếp cần sử dụng con trỏ để chỉ đến đỉnh của ngăn xếp

- SP (stack pointer): con trỏ ngăn xếp, được dùng làm con trỏ để chỉ đến

phần tử ở đỉnh của ngăn xếp nằm trong đoạn ngăn xếp SS Địa chỉ đầy đủ của

đỉnh ngăn xếp là SS:SP

SI và DI được dùng trong các lệnh xử lý chuỗi và trong các phép định địa chỉ chỉ mục khi truy xuất bộ nhớ

- SI (source index): chỉ số nguồn, dùng để xác định địa chỉ dữ liệu nguồn

trong đoạn dữ liệu DS Địa chỉ đầy đủ của dữ liệu nguồn là DS:SI

- DI (destination index): chỉ số đích, dùng để xác định địa chỉ của dữ liệu

đích trong đoạn dữ liệu DS Địa chỉ đầy đủ của dữ liệu đích là DS:DI

Riêng trong trường hợp thao tác với dữ liệu dạng chuỗi thì cặp địa chỉ DS:SI sẽ chỉ phần tử của chuỗi nguồn, còn cặp ES:DI sẽ chỉ phần tử của chuỗi

đích

Tóm lại: Về các thanh ghi đa năng, thanh ghi con trỏ, chỉ số được sử dụng hầu hết ở các phép tính số học và lôgich Bảng 2.3 giới thiệu các chức năng ngầm định của các thanh ghi đó Để minh hoạ việc sử dụng thanh ghi SI, DI và ngăn xếp, xem ví dụ sau:

Ví dụ 1: Sử dụng các thanh ghi SI, DI viết chương trình chuyển 100 byte từ

vùng nhớ Source đến vùng nhớ Dest

Giải:

a)

* Thanh ghi cờ (FR - Flag register)

Là thanh ghi 16 bit dùng để lưu giữ thông tin về các trạng thái công tác của

EU hoặc kết quả phép toán do ALU thực hiện Căn cứ vào trạng thái các cờ mà người lập trình có thể sử dụng các lệnh thích hợp tiếp theo cho bộ vi xử lý 8086/8088 chỉ sử dụng 9 bit cờ trong số 16 bit để ghi thông tin (Hình 2.2)

Thanh ghi cờ của bộ vi xử lý 8086/88

ý nghĩa và công dụng của các cờ được giới thiệu ở bảng 2.4

Cờ phụ = 1 nếu số nhớ vượt 4 LSB

Cờ nhớ = 1 nếu số nhớ vượt quá bit MSB

Cờ tràn =1 nếu kết quả vượt thang

Cờ dấu =1 nếu kết quả âm (bằng giá trị bit cuối)

Cờ chẵn =1 nếu số các số 1 kết quả chẵn (byte đầu)

Cờ zero = 1 nếu kết quả bằng 0

6 bit cờ trạng thái

Cờ hướng-nếu DF=1 thực hiện theo chiều giảm

Cờ ngắt- báo MP biết yêu cầu ngắt

Cờ bẫy- đặt MP vào chế độ chạy từng lệnh

3 bit cờ

điều khiển Trong đó các cờ từ 1ữ6 phản ánh trạng thái của kết quả sau một thao tác nào đó Các cờ còn lại từ 7ữ9 là cờ điều khiển và được lập hoặc xoá bằng các lệnh riêng

Ví dụ 2: Xác định xem các phép tính sau ảnh hưởng lên các cờ như thế nào?

MOV AL,9CH

MOV DH,64H

ADD AL,DH

c Khối điều khiển của EU

Trong khối điều khiển (CU- Control Unit) của EU có mạch giải mã lệnh

Mã lệnh đọc vào từ bộ nhớ đ−ợc đ−a đến đầu vào của bộ giải mã, các thông tin thu đ−ợc từ đầu ra sẽ đ−ợc đ−a đến mạch tạo xung điều khiển từ đó nhận đ−ợc các dãy xung khác nhau tuỳ thuộc vào mã lệnh để điều khiển hoạt động các bộ phận bên trong và bên ngoài CPU

2.2 Tổ chức của BIU

BIU là đơn vị giao tiếp (Bus Interface Unit) có nhiệm vụ giao tiếp với các thiết bị bên ngoài thông qua hệ thống BUS và giúp CPU khai thác tối đa khả năng của BUS Để bảo đảm được điều đó, BIU phải thực hiện 2 chức năng sau:

- Chức năng 1: Nhận trước các lệnh, cất tạm vào dãy chứa lệnh nhờ đó mà

MP tăng được tốc độ tính toán

- Chức năng 2: Đảm đương mọi chức năng điều khiển BUS để EU có thể

tập trung vào việc xử lý dữ liệu và thực hiện lệnh Con trỏ lệnh chứa địa chỉ của lệnh thực hiện tiếp theo

BIU được dùng để trực tiếp truy xuất hoặc phối ghép với những bộ phận khác của máy tính

BIU gồm 3 khối chức năng sau:

- Đơn vị điều khiển BUS

- Hàng đợi lệnh

- Đơn vị điều khiển địa chỉ

a Đơn vị điều khiển BUS (Bus Control Unit)

Dùng để thực hiện các thao tác Bus đối với MP Nó tiếp nhận và tạo các lệnh, dữ liệu và các tín hiệu điều khiển giữa MP và các bộ phận khác của hệ thống Ví dụ, xác định hướng di chuyển của dữ liệu trên BUS dữ liệu bằng

đường dây điều khiển DT/R (Data Transmit/Receive) phát hoặc thu dữ liệu

b Hàng đợi lệnh (Instruction queue)

Dùng hàng đợi lệnh để làm nơi lưu giữ tạm thời các lệnh sẽ được thực hiện trong EU Thông qua đơn vị điều khiển bus, BIU nhận trước các lệnh và cất tạm chúng vào trong hàng chứa lệnh Đây là công việc chiếm nhiều thời gian hơn so với việc tính toán trong EU Do vậy BIU và EU cùng hoạt động song song bảo đảm nâng cao hiệu quả làm việc của MP

Hàng đợi lệnh là bộ nhớ kiểu FIFO (First In First Out), có nghĩa lệnh được

nạp vào trước sẽ được lấy ra trước Bộ vi xử lý 8088 có hàng đợi lệnh 4 bytes (8 bit) còn 8086 có hàng đợi lệnh 3 từ (mỗi từ 16 bit) Chính vì vậy tại mỗi thời

điểm nó mang 1 từ (16 bit) thông tin Đây là 1 điểm khác nhau quan trọng nữa giữa 2 bộ VXL

c Đơn vị điều khiển địa chỉ (Address Control Unit)

MP 8088/8086 có 20 đường địa chỉ (20 bit) vì vậy có khả năng đánh địa chỉ đến 1 Mb Đơn vị điều khiển địa chỉ phối hợp hoạt động với con trỏ lệnh, các thanh ghi đoạn và mạch tạo địa chỉ để xác định địa chỉ ô nhớ như được vẽ

trong hình 3

Con trỏ lệnh - IP (Instruction Pointer)

Là một thanh ghi 16 bit dùng để trỏ vào lệnh tiếp theo sẽ được thực hiện nằm trong đoạn mã CS Mỗi lần đơn vị thực hiện EU nhận 1 lệnh thì con trỏ lệnh được tăng lên để trỏ tới lệnh được thực hiện tiếp theo trong chương trình

Địa chỉ đầy đủ của lệnh tiếp theo này được xác định bởi cặp CS:IP

Các thanh ghi đoạn (Segment Register)

Gồm có 4 thanh đoạn:

- Thanh ghi đoạn mã (Code segment - CS): Dùng để chỉ đoạn bộ nhớ mã

Thanh ghi đoạn mã CS Thanh ghi đoạn dữ liệu DS Thanh ghi đoạn ngăn xếp SS Thanh ghi đoạn phụ ES

ĐC cơ sở 16 bit

16 bit offset

Hình 2.2 Đơn vị điều khiển địa chỉ

- Thanh ghi đoạn dữ liệu (Data segment - DS): Dùng để chỉ đoạn dữ liệu

- Thanh ghi đoạn ngăn xếp (Stack segment - SS): Cho biết đoạn bộ nhớ

dùng làm ngăn xếp

- Thanh ghi đoạn phụ (Extra data segment - ES): Chỉ ra đoạn nhớ phụ được

dùng để cất giữ dữ liệu

Mỗi đoạn của bộ nhớ có thể dài đến 64 Kb MP8086/8088 sử dụng 20

đường địa chỉ nên có thể lập địa chỉ cho 220 = 1048576 ô nhớ (byte) Đây là

điều gây khó khăn bởi vì các thanh ghi của MP đều sử dụng độ dài 16 bit Để khắc phục vấn đề này người ta đưa ra khái niệm địa chỉ đoạn và địa chỉ offset (hay gọi là độ lệch, độ dời) Các thanh ghi đoạn 16 bit CS, DS, SS và ES được dùng để xác định địa chỉ đoạn Sử dụng các thanh ghi offset: IP, SP, BP, SI, DI

để xác định địa chỉ dịch chuyển tính từ địa chỉ đoạn Cụ thể là địa chỉ đoạn sẽ

được dịch trái 1 khoảng 4 bit kết hợp với địa chỉ offset giữ nguyên sẽ tạo thành cách xác định địa chỉ 20 bit

Như vậy, địa chỉ vật lý được xác định theo công thức như sau:

Địa chỉ vật lý = Thanh ghi đoạn x 16 + Thanh ghi lệch

Địa chỉ logic được viết theo cách như sau:

Thanh ghi đoạn:Thanh ghi lệch

Ví dụ 4:

Địa chỉ đoạn (DS) EF00 Dịch trái 4 bit EF000

Địa chỉ offset: 0224 - Giữ nguyên 0224

Bảng dưới trình bày các thanh ghi đoạn, thanh ghi offset và loại thao tác

được thực hiện

Bảng 2.5 Thao tác của các thanh ghi

Ví dụ 5: Cho CS=24F6H và IP=634AH

Ví dụ 6: Cho SS=3500H và SP=FFFEH

Hãy tính:

1 Địa chỉ vật lý của ngăn xếp

2 Vùng địa chỉ thấp

3 Vùng địa chỉ cao của đoạn ngăn xếp

4 Địa chỉ logic của ngăn xếp

Ví dụ 7: Trên màn hình tại dòng 10 cột 20 có dòng chữ dài 13 ký tự "Lop CD

Tin 1C" Viết chương trình dịch dòng trên sang trái 6 cột

Giải:

dong = 10

cot = 20

mov si, (80*(dong-1)+cot-1)*2 ;offset cua source

Lap:

push [si]

pop [di]

add si, 2 ;ky tu tiep theo

add di, 2 ;(moi ky tu chiem 2 byte bo nho)

loop lap

2.4 Bố trí chân của 8086/8088

• Chế độ tối đa và chế độ tối thiểu

Cả 2 bộ VXL 8086/8088 đều có thể làm việc ở 2 chế độ: tối thiểu (MINI)

và tối đa (MAX) Hai chế độ này có thể chọn bằng dắc cắm

ở chế độ MINI, CPU truyền các tín hiệu điều khiển trực tiếp tới các kênh của hệ thống, còn ở chế độ tối đa MAX, CPU truyền tín hiệu điều khiển tới khối điều khiển kênh thông tin (chip 8288) Khối này nhận và xử lý tín hiệu

điều khiển đó rồi mới phát các tín hiệu điều khiển thứ cấp tới kênh thông tin

• Bố trí chân ở chế độ tối thiểu

Hình 2.4 giới thiệu sơ đồ bố trí chân của bộ VXL 8088 ở chế độ tối thiểu Các chân này có thể gộp lại theo các nhóm chức năng sau:

1 Các đường nguồn nuôi

2 Các đường địa chỉ, trạng thái

3 Các đường dữ liệu

4 Các đường điều khiển Địa chỉ/Dữ liệu

5 Các đường điều khiển ngắt

6 Các đường điều khiển thao tác

1 Các đường nguồn nuôi

Có 3 chân: Chân 40 - nối nguồn nuôi, có giá trị +5V, ký hiệu là +Vcc

Chân 1, 20: nối đất

2 Các đường địa chỉ, trạng thái

Tổng cộng có có 20 chân địa chỉ, đó là các chân 2 - 16, 35 - 39

Có 5 chân kết hợp chèn thông tin trạng thái trên đường địa chỉ, đó là:

Chân 35 -38: A19_A16/S6-S3 Multiplex: Kết hợp và chèn thông tin trên 1 kênh truyền tin: 4 bit địa chỉ cao hoặc 4 tín hiệu trạng thái chỉ thị hoạt động hiện tại của CPU Các trạng thái như sau: S4, S3 cho biết thanh ghi nào đang

S5 chỉ trạng thái cờ Interrupt (Interrupt Enable)

S6 luôn luôn là 0

BHE /S7 - Bus high enable (chân 34) Vì 8086 có bus dữ liệu ngoài 16 bit,

do vậy cần phân biệt được byte cao và byte thấp của dữ liệu Để thực hiện nhiệm vụ này BHE kết hợp với A0 cung cấp các thông tin như sau:

Đọc cổng I/O Ghi cổng I/O Dừng (Halt)

3 Các đường dữ liệu

Có 8 đường dữ liệu gồm từ chân 9-16: Multiplex - vừa địa chỉ vừa dữ liệu

4 Các đường điều khiển địa chỉ/dữ liệu

Có 7 đường điều khiển địa chỉ dữ liệu, đó là các chân: 25-29, 32, 34 được dùng để điều khiển và báo trạng thái di chuyển của thông tin trên bus dữ liệu

và địa chỉ

nhận có địa chỉ đang ổn định trên bus địa chỉ

cho phép truyền dữ liệu giữa bộ vi xử lý và Bộ nhớ/Vào ra

định chiều truyền số liệu

địa chỉ được nối với IO hay Memory

lên IO hoặc Memory

* Chân 32 RD (Read) Lối ra 3 trạng thái tích cực âm Xác nhận việc đọc dữ

liệu

* Chân 34 SS0 (Status Line 0) Lối ra 3 trạng thái Kết hợp với IO/M và

DT/R để cho thông tin về chu kỳ bus

5 Các đường điểu khiển ngắt

Có 5 đường điều khiển ngắt, đó là các chân 17, 18, 21, 23 và 24 cho phép dừng hoạt động của MP

* Chân 17 NMI (Non Maskable Interrupt) Ngắt không che mặt nạ - tín

hiệu vào hiệu lực ở mức cao dùng để ngắt quá trình xử lý của CPU Là tín hiệu không thể bị bỏ qua (bị che mặt nạ) bởi CPU

* Chân 18 INTR (Interrupt Request) Tín hiệu vào để ngắt qúa trình xử lý của CPU, có thể che được (masakable) tức CPU có thể bỏ qua bằng sự điều

khiển của phần mềm

* Chân 24 INTA (Interrupt Acknowledge) Tín hiệu ra báo MP đã nhận 1

lệnh ngắt

* Chân 21 RESET Khởi động lại MP

* Chân 23 TEST (Test Interrupt) Tín hiệu vào Khi MP đang thực hiện lệnh

WAIT thì MP sẽ kiểm tra chân TEST Nếu TEST=1 thì máy tiếp tục chờ cho

đến khi TEST=0

6 Các chân điều khiển thao tác

Có 5 chân điều khiển thao tác

* Chân 19: CLK (Clock Input) Tín hiệu đồng hồ chủ, đồng bộ mọi hoạt

động của MP

* Chân 22: READY là tín hiệu trả lời của I/O hoặc MEMORY báo chu kỳ chuyền số liệu đã hoàn tất

* Chân 31 HOLD và 30 HOLDA (Hold Request) Báo có yêu cầu làm chủ

bus từ bên ngoài Khi MP tiếp nhận yêu cầu này thì đưa ra tín hiệu HLDA (Hold Acknowledge)

* Chân 33 MN/MX (Minimum/Maximum Mode) Tín hiệu lối vào báo MP

làm việc ở mode tối đa (0) hay tối thiểu (1)

Vcc AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE /S7 MN/ MX RD

RQ / GT 0

RQ / GT 1 LOCK

2

S 1

S

0

S QS0 QS1 test READY RESET

MAX MODE Vcc A15 A16/S3 A17/S4 A18/S5 A19/S6 0 SS MN/ MX RD

RQ / GT 0

RQ / GT 1 LOCK

2

S 1

S

0

S QS0 QS1 test READY RESET

MIN MOD

HOLD HLDA

WR

M/ IO DT/ R

DEN ALE INTA

MIN MOD

HOLD HLDA WR

IO /M DT/ R DEN

ALE

INTA

b)a)

Chỉ byte tiếp theo ở hàng chứa lệnh

Các tín hiệu S2, S1, S0 đ−ợc dùng cho bộ điều khiển bus 8288 để tạo ra các tín hiệu điều khiển bus hệ thống và có trở kháng cao khi bus treo

Bảng 2.8 Các chu kỳ bus ở chế độ MAX

Nhận lệnh

Đọc bộ nhớ Ghi vào bộ nhớ Thụ động

LOCK (29) cấm không cho VXL hợp tác điều khiển bus

RQ/GT1, RQ/GT0: cho phép bộ đồng xử lý được quyền điều khiển bus Trong máy tính IBM PC RQ/GT1 được nối tới bộ đồng xử lý toán 8087 để cho phép và RQ/GT0 được nối cố định lên mức cao để không cho phép 8087 thâm nhập bus

CPU 8086 là bộ vi xử lý 16 bit hoàn chỉnh, còn CPU 8088 là bộ vi xử lý với

16 bit dữ liệu bên trong (giống với 8086) song dữ liệu ngoài là 8 bit (khác với

8086 - dữ liệu ngoài cũng 16 bit) Do đó điểm khác nhau đầu tiên là độ dài

hàng đợi lệnh Độ dài này ở 8088 là 4 byte 8 bit còn ở 8086 là 3 từ 16 bit

Điểm khác nhau thứ hai là kích thước bus dữ liệu: bus dữ liệu của 8088 là 8 bit

còn của 8086 là 16 bit Chính vì sự khác nhau trên nên dẫn đến việc bố trí chân của 2 CPU có phần khác nhau (xem sơ đồ bố trí chân của 2 CPU)

Tuy có một số đặc điểm khác nhau như vậy nhưng vì chúng có các điểm giống nhau rất cơ bản và có tập lệnh lập trình giống nhau nên về quan điểm lập trình thì chúng là tương đương

2.5 Giản đồ thời gian hoạt động của 8086/88

MP 8086/8088 sử dụng đồng hồ 4.77 Mhz Bộ VXL 8086/8088 hoạt động theo các chu kỳ thời gian gọi là chu kỳ bus (bus cycle) Mỗi chu kỳ bus cần 4 chu kỳ đồng hồ để hoàn thành Hai chu kỳ bus chính là chu kỳ bus đọc và chu

kỳ bus ghi Chu kỳ bus đọc là quá trình khi MP đọc thông tin từ bộ nhớ hoặc I/O