Chuong 5 mach KD cong suat(20 7 15)

Đặc điểm tầng khuếch đại công suất  5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực... Đặc điểm tầng khuếch đại công suất  Tầng ngõ ra được thiết kế để cung cấp một trở kháng ra

1

CHƯƠNG 5

MẠCH KHUẾCH ĐẠI CÔNG SUẤT

Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C Jaeger & Travis N Blalock

Nội dung chương 5

 5.1 Đặc điểm tầng khuếch đại công suất

 5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực

5.1 Đặc điểm tầng khuếch đại công suất

 Tầng ngõ ra được thiết kế để cung cấp một trở kháng ra

 Mạch khuếch đại loại AB: Các đặc tính của mạch loại A và loại B được kết hợp với nhau, thường được sử dụng làm tầng ngõ ra của mạch khuếch đại thuật toán

5.2 Mạch khuếch đại chế độ A

Tầng ngõ ra thường yêu cầu trở kháng ngõ vào lớn, trở kháng ngõ

ra nhỏ và hệ số khuếch đại điện thế đều

Mạch khuếch đại chế độ A : transistor hoạt động trong cả

chu kì (360°) của tín hiệu sóng vào

Ví dụ: common-drain (theo

vin

Nếu RL=  : Vùng hoạt động của mạch khuếch đại: (vùng bão hòa)

Nếu RL=  : Biên độ của tín hiệu ra?

Tín hiệu

ra theo tín hiệu vào với phần

bù K1

vout

vin

5.2 Mạch khuếch đại chế độ A

Nếu RL=  :

Độ rộng của vout không bị hạn chế bởi transistor vì nó luôn luôn hoạt động

min max

min max

( ) ( )

( ) ( )

out SS

DS

R

v I

Nếu RL : Giữ cho transistor “ON”

(vout)min xảy ra khi transistor tắt,

2 0

2

2 0

2 0

( sin ) 1

1

(sin )

1 (1 cos 2 )

2 1

2 2

ac av

T DD ac

L

T DD L

T DD L

P P

Vấn đề của mạch khuếch đại loại A là hiệu suất

Hiệu suất là tỉ số năng lượng cung cấp cho tải (cực đại) và năng

lượng cung cấp cho mạch khuếch đại

9

vout

vin

Giả sử: vout = VDD sin  t 

5.3 Hiệu suất mạch khuếch đại chế độ A

SS DD

Current drawn from V Current drawn from V

into drain 0

sin 1

ac av T

Mạch khuếch đại chế độ B: mạch chỉ hoạt động trong nửa chu kì

của tín hiệu– hiệu suất được cải thiện

Méo xuyên tâm

Độ méo tăng lên khi kích thước tín hiệu tăng

Tín hiệu lớn: méo hài Tín hiệu nhỏ: méo xuyên tâm

Chúng ta gây ra sự méo tín hiệu, nhưng vấn đề hiệu suất được cải thiện như thế nào?

Cải thiện hiệu suất bằng cách để transistor hoạt động ở dòng Q- point = 0 sẽ loại bỏ sự khuếch tán điện áp tĩnh NMOS transistor là một source-follower đối với tín hiệu vào dương và NMOS

transistor là một source-follower đối với tín hiệu vào âm

Vì cả hai transistor đều hoạt động khi,

Tín hiệu sóng ra sẽ có vùng chết hoặc bị méo xuyên tâm

TN

V GS

v TP

vout

vin

5.4 Mạch khuếch đại chế độ B

ac av

P P

 

Hiệu suất của mạch loại B / 2

0 / 2 0 2

DD DD

L

DD L

DD L DD L

Ta có thể sửa lại vấn đề méo trong mạch loại B trong khi vẫn cải

thiện được hiệu suất bằng cách kết hợp mạch loại A và B

VGG/2 có thể giữ cho hai transistor hoạt động gần như

cùng lúc

làm việc tĩnh nhỏ ở M1, và M2, but no so much Q current that the efficiency drops drastically

5.6 Mạch khuếch đại chế độ AB

Điện áp phân cực có thể được đặt như trong hình Chúng ta giả sử rằng điện

áp phân cực được chia đều trên các cực gate-source(hoặc base-drain)

V n

K D

R B

I S

I C

I

2 exp

Dòng điện được cho bởi công thức:

5.6 Mạch khuếch đại chế độ AB

5.7 Mạch chống ngắn mạch

Dòng điện lớn, năng lượng khuếch tán lớn hoặc sự phát

hủy trực tiếp của liên kết base-emitter có thể phá hủy BJT

nếu ngõ ra của mạch follower bị nối tắt vào đất Q2 được

bổ xung để bảo vệ mạch emitter follower

Thông thường, điện áp trên R là <0.7 V, Q2 ngưng dẫn Q2 bật để đưa các dòng phụ ra khỏi cực nền của of Q1 I E1

được giới hạn ở:

Đối với tầng ngõ ra, một mạch hạn dòng

tương ự cũng được sử dụng Đối với tầng ngõ ra sử dụng MOSFET,

dòng ra được giới hạn ở:

R R

BE

V E1

2 



K I

V

5.8 Nguồn dòng

 Dòng điện đi qua nguồn dòng lí

tưởng là độc lập với điện áp đặt

trên các cực và trở kháng ngõ ra

là rất lớn

điện phụ thuộc vào điện áp đặt

trên các cực và chúng có trở

kháng đầu ra hữu hạn

Current source

Current sink

Single-transistor current sources hoạt động trong ¼ của i-v space tạo ra một

trở kháng đầu ra rất lớn

5.8 Nguồn dòng

được sử dụng như là một chuẩn mực để so sánh các nguồn dòng khác nhau

Đối với một dòng được cho trước trong Q-point, V CS đại diện cho điện

áp tương đương cần đặt trên hai đầu điện trở để đạt được cùng một trở kháng đầu ra khi một nguồn dòng được cho trước

Đối với điện trở:

Đối với BJT:

Đối với MOSFET:

out

R o

I CS

I DS

V D

I o

r D

I out

R o

I CS V

A

V CE

V A

V C

I CE

V A

V C

I o

r C

I out

R o

I CS V

EE V

R R EE

V out

R o

I CS V

5.8 Nguồn dòng với trở kháng ngõ ra lớn

Trở kháng ngõ ra của nguồn dòng có thể tăng lên bằng cách đặt một điện trở mắc nối tiếp với cực emitter hoặc cực source của transistor Đối với BJT:

A

V o CE

V A

V o CS

V

E

R r

R R

E

R o o

r out

211

Đối với MOSFET:

3

)1

(

SS

V f CS

V

S

R f S

R m g o

r out R

5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:

Ví dụ 1

 Ví dụ 1: Thiết kế nguồn dòng với có biên độ của điện áp ngõ ra lớn nhất

với các tham số được cho trước

 Biết:V EE = 15 V, I o = 200 A, I EE < 250 A, R out > 10 MW, BJT với (o,

V A ) = (80, 100 V) và (150, 75 V), V B phải thấp nhất có thể

 Giả sử: Hoạt động trong vùng tích cực và với mô hình tín hiệu nhỏ V BE

= 0.7 V, V T = 0.025 V, chọn V o = 0 V đại diện cho giá trị đầu ra

 Phân tích mạch:

V2000)

MΩ10)(

μA200(

211

I A

V o

A

V o out

R o

I CS V

o r o E

R r

R R

E

R o o

r out R

Cả hai BJT đều thõa mãn các điều kiện Nhưng chúng ta chọn BJT (150,

75V) với o V A cao hơn

Tổng dòng điện < 250 A Khi dòng ra bằng 200

A, tối đa là 50 A có thể được sử dụng bởi mạch phân cực Dòng được sử dụng bởi mạch phân cực nền phải bằng từ 5 đến 10 dòng nền của BJT (1.33

A cho BJT với hệ số khuếch đại dòng 150) Vì vậy dòng phân cực =20 A

V

152

R

5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:

Ví dụ 1

5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:

Ví dụ 1

5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:

Ví dụ 1

 Bên cạnh các công thức ta có thể sử dụng bảng tra để phân tích các

tham số Tham số cơ bản V BB có thể được sử dụng để xác định các

)21

(

V BB

V R R

R R2(R1R2)R1375kWR1

2

1R

R BB

BB

R B

I BE

V BB

V F E

R 

)(

BB

R B

I BE

V BB

V EE

V CE

o I T

V o

r 

 

o I CE

V A

R R

E

R o o

r out

R





211

5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:

Ví dụ 1

 Từ bảng tra, giá trị nhỏ nhất của V BB mà trở kháng đầu ra > 10MW với ngưỡng an toàn là 4.5 V, dẫn đến trở kháng đầu ra là 10.7MW

 Phân tích mạch với 1% giá trị của điện trở cho ta I o = 200 A và dòng cung cấp = 244 A

 Kết quả được vẽ như trong hình

tương tự

5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:

Ví dụ 1

 Từ bảng tra, giá trị nhỏ nhất của V BB mà trở kháng đầu ra > 10MW với ngưỡng an toàn là 4.5 V, dẫn đến trở kháng đầu ra là 10.7MW

 Phân tích mạch với 1% giá trị của điện trở cho ta I o = 200 A và dòng cung cấp = 244 A

 Kết quả được vẽ như trong hình

tương tự

5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:

Ví dụ 1

29

MẠCH KHUẾCH ĐẠI OTL NGÕ VÀO VI SAI

MẠCH KHUẾCH ĐẠI OCL NGÕ VÀO VI SAI

31

KẾT THÚC CHƯƠNG 5

Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C Jaeger & Travis N Blalock