Chuong 4 mach KD vi sai(20 7 15)

Sơ đồ, phân tích mạch một chiều Tín hiệu ngõ vào được đưa về 0, các cực phát được nối lại với nhau... Phân tích mạch khuếch đại vi sai sử dụng mô hình nửa mạch  Mô hình nửa mạch được x

1

CHƯƠNG 4

MẠCH KHUẾCH ĐẠI VI SAI

Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C Jaeger & Travis N Blalock

2

4.1 Sơ đồ, phân tích mạch một chiều và xoay chiều

4.2 Hệ số khuếch đại vi sai và trở kháng vào, ra

4.3 Hệ số khuếch đại đồng pha và trở kháng vào, ra

4.4 Hệ số nén tín hiệu đồng pha (CMRR)

4.5 Phân tích mạch khuếch đại vi sai sử dụng mô hình nửa mạch

4.6 Phân cực KĐ vi sai sử dụng nguồn dòng

4.7 Mạch khuếch đại vi sai dùng MOSFET: Phân tích mạch một chiều

4.8 Đặc tính truyền dẫn tín hiệu nhỏ

4.9 Thiết kế mạch khuếch đại vi sai

4.10 Mạch khuếch đại hai tầng

Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C Jaeger & Travis N Blalock

Nội dung chương 4

4.1.Sơ đồ, phân tích mạch một chiều và xoay chiều

 Mạch khuếch đại vi sai,bao gồm cả

mạch C chung/B chung mắc liên tiếp,

loại bỏ tụ lọc nhiễu cao tần, cũng như

tụ liên lạc tại ngõ vào và ngõ ra của

mạch khuếch đại được nối trực tiếp

 Mỗi mạch khuếch đại có hai ngõ ra

 Hiệu điện thế vi sai ở ngõ ra là

sự khác nhau về điện thế giữa cực collector và cực drain của hai transistor Tín hiệu đầu ra

so với đất có thể được lấy từ cực collector/drain

 Mạch khuếch đại vi sai lí tưởng sử dụng hai transistor hoàn toàn giống nhau

4.1 Sơ đồ, phân tích mạch một chiều

Tín hiệu ngõ vào được đưa về 0,

các cực phát được nối lại với

nhau

Nếu các transistor là phù hợp,

BE

V BE2

V BE1



C

V C2

V C1

C

I C2

I C1

I  

E

I E2

I E1

I  

B

I B2

I B1

I  

EE 2R

BE

V EE

V E

F C

I  

F

C

I B

I CC

V C2

V C1

CE1

V 0

V OD V

Dòng điện tại các cực là bằng nhau

V EE

V E I





E

I F C

V CE V

C

R C

I C

V 15

Do tính đối xứng, cả hai transistor được phân cực tại Q-point (94.4 mA, 8.62V)

A 3

95 )

3 10 2(75

V 7 0 15

m

 W

BE

V EE

V E I

A 4

94 101

I F C

I

A 944

0 100

A 4

V 92 7 15

V CE

V

C

R C

I C

V

Do tính đối xứng, cả hai transistor được phân cực tại Q-point (94.4 mA, 8.62V)

 Ví dụ 1: Tìm Q-points của transistor trong mạch khuếch đại vi sai

 Biết: V CC =V EE =15 V, R EE =R C=75k W , F =100

 Phân tích mạch:

Phân tích mạch một chiều (ví dụ 1)

4.1 Sơ đồ, phân tích mạch xoay chiều

2

v ic

v oc v

A cd

A dc

A dd

A oc

v od

v

A dd = Hệ số khuếch đại vi sai

A cd = common-mode to differential-mode conversion gain

A cc = Hệ số khuếch đại chế độ chung

A dc = differential mode to common-mode conversion gain

Đối với mạch khuếch đại đối xứng lí tưởng,

A oc

v od

0

4.2 Hệ số khuếch đại vi sai và trở kháng vào, ra

0ev0

)22

(ev

ev)

4

v3v)(

EE G

EE G g

m g





2id

v4

v 

e

v2

id

v3

2id

v4

Hiệu điện thế của tín hiệu ngõ ra:

2id

vc1

v

C

R m g





2id

vc2

v

C

R m g





id

vod

v

C

R m g







2id

v3

v 



Cực emitter trong mạch khuếch đại vi sai được xem như là nối đất cho tín hiệu ngõ vào chế độ vi sai

R m

g dd





0icvidvodv

Hệ số khuếch đại vi sai cho tín hiệu ra cân bằng, :

Nếu cả vc1 và vc2 được dùng riêng rẽ như là một ngõ ra, ngõ ra này được gọi

là ngõ ra đơn

c2

v c1

v od

v

A C

R m

g dd





Điện trở ngõ vào ở chế độ vi sai là điện trở ở tín hiệu nhỏ được chỉ định cho

điện áp ngõ vào ở chế độ vi sai giữa nền của hai transistor

Nếu vid =0, Đối với tín hiệu ngõ ra đơn,

C

R o

r C

R od

R 2( )2

C

R od

R 



r

)2/idv

vb2

ib1

4.3 Hệ số khuếch đại đồng pha và trở kháng vào, ra

Cả hai nhánh của mạch khuếch đại vi sai là đối xứng với nhau Vì vậy dòng điện tại các cực và điện áp cực thu là giống nhau Đặc tính của cặp vi sai ngõ vào ở chế độ chung là tương tự với mạch khuêch đại E chung (hoặc S chung) với điện trở lớn ở cực emitter (hoặc source)

Hiệu điện thế ngõ ra: r 2( o 1)R EE

ic

vb

1(

2b

ic2

vc1

v

EE

R o

r

C

R o C

v)

1(

2

)1(

2

bi)1(

2ev

r

EE

R o

EE

R o









EE V C V EE

R C R EE

R o

r

C

R o cc

A

22

)1(

20

idvicv

Hệ số khuếch đại kiểu chung:

Đối với nguồn cung cấp đối xứng, hệ số khuếch đại kiểu chung = 0.5 Vì vậy,

điện áp ngõ ra kiểu chung và A cc = 0 nếu R EE không xác định Ta có kết quả này do trở kháng ngõ ra của transistor được bỏ qua Biểu thức chính xác:

Vì vậy, hệ số khuếch đại chuyển đổi chế độ chung bằng 0 0

c2

vc1

r o C

R cc

r EE

R o

r ic

22

)1(

2b

i2ic

C

R o

r C

R oc

Cả 2 phần được mắc

song song với nhau

4.3 Hệ số khuếch đại đồng pha và trở kháng vào, ra

4.4 Hệ số nén tín hiệu tín hiệu đồng pha (CMRR)

 Với tín hiệu vi sai ngõ ra, hệ số khuếch đại kiểu chung của mạch khuếch

đại cân bằng là bằng 0, CMRR là không xác định Đối với tín hiệu ngõ ra cân bằng,

E

R m

g E

R m g

E

R m g C

R m g

C

R m g

cc

A dd

A

22

1

21







 Với tín hiệu vi sai ngõ ra, hệ số khuếch đại kiểu chung của mạch khuếch

đại cân bằng là bằng 0, CMRR là không xác định Đối với tín hiệu ngõ ra đơn,

E

R m

g E

R m g

E

R m g C

R m g C

R m g cc

A dd

A cm

2/2

/CMRR

 Mô tả khả năng khuếch đại một tín hiệu vi sai ngõ vào mong muốn của một mạch khuếch đại và bỏ qua các tín hiệu ngõ vào kiểu chung không mong muốn

c2

v c1

v od

Để đạt CMRR cao, RE lớn và

gm, tuy nhiên,

RE lớn sẽ làm giảm gm

V id/2

E

R m g

E

R m g C

R m

R m g cc

A dd

A cm

A dm

A

21

21

V id/2

V id/2

E

R m g

21CMRR  

dB dB

CMRR

mS K

E

R m g

06.53)

8.449lg(

20

8.44944

1.5212

4.5 Phân tích mạch khuếch đại vi sai sử dụng

mô hình nửa mạch

 Mô hình nửa mạch được xây dựng bằng cách

vẽ mạch khuếch đại vi sai ở dạng đối xứng đầy đủ - các nguồn cung cấp được chia làm hai nữa mắc song song bằng nhau, điện trở cực phát được chia làm hai nữa song song bằng nhau

 Tất cả các dòng điện và điện áp trong mạch đều không thay đổi

 Đối với tín hiệu ở chế độ vi sai, các điểm nằm trên đường đối xứng được nối đấy trong việc phân tích mạch ac

 Đối với tín hiệu ở chế độ chung, tất cả các điểm nằm trên đường đối xứng được thay thế bằng một mạch hở

Áp dụng các định luật để vẽ mô

hình nữa mạch, hai nguồn cung

cấp và cực phát được nối đất

Mô hình nữa mạch đại diện cho

tầng khuếch đại cực phát chung

2id

vc1

v

C

R m g





2id

vc2

v

C

R m g





id

vc2

vc1

vo

v

C

R m g

b1i/id



)(

2 r o C

R od

R 

4.5 Phân tích mạch khuếch đại vi sai sử dụng

mô hình nửa mạch

 Tất cả các điểm nằm trên đường đối xứng trở thành mạch hở

 Mạch DC với V IC = 0 được dùng để tìm Q-point của mạch khuếch đại

 Mạch cuối cùng được sử dụng để phân tích tín hiệu của chế độ chung và đại

diện cho mạch khuếch đại cực phát chung với điện trở cực phát 2R EE

4.5 Phân tích mạch khuếch đại vi sai sử dụng

mô hình nửa mạch

4.6 Phân cực KĐ vi sai sử dụng nguồn dòng

 Mạch khuếch đại vi sai được phân cực bằng nguồn dòng điện tử để

ổn định điểm làm việc và tăng giá trị của R EE để cải thiện CMRR

 Nguồn dòng điện tử có dòng Q-point I SS và an

trở kháng ngõ ra R SS như trong hình

 Mô hình DC của nguồn dòng điện tử là một

nguồn dòng dc, I SS trong khi mô hình ac là

một điện trở R SS

SS R 0

V SS

I DC

4.6 Phân cực KĐ vi sai sử dụng nguồn dòng

4.7 Mạch khuếch đại vi sai dùng MOSFET:

Phân tích mạch một chiều

Op amps sử dụng MOSFET có trở kháng

ngõ vào lớn và tốc độ thay đổi cao hơn

nhiều so với các tầng sử dụng transistor

lưỡng cực

Sử dụng phương pháp phân tích nửa

mạch, ta có I S = I SS /2

n K SS

I TN

V n

K D

2I TN

V GS V

TN

V GS V n

K D I

I DD

V D2

V D1

V    và V o0

GS

V D

R D

I DD

V S

V D

V DS

SS

I DC

I V

SS R 0 V SS

I DC I

Bởi vì V 0 0-V S V GS

I D I

V 20 1 2 5mA/V

A 200

GS V

V7V2.1)A)(62k100

(-V

DS V

Để duy trì hoạt động trong vùng thắt của M1 cho V IC khác không ,

V 8 6

R D I - DD

V IC

V

TN

V D

R D

I

DD

-V - IC

V GD

V TN

V DS

V GS

V SD

V GS

V GD

V

Hệ số khuếch đại vi sai

2id

vd1

v

D

R m g





2id

vd2

v

D

R m g





id

vod

v

D

R m g







Nút nguồn trong mạch khuếch đại vi sai được xem như nối đất

Hệ số khuếch đại vi sai của tín hiệu ra cân bằng:

Hệ số khuếch đại của ngõ ra single-end:

D

R m

g dd





0 ic v id v od v

2

2 0

ic v id v d1

v

A D

R m

g dd

icvidvd2

v

A D

R m

g dd

R 2

Hệ số khuếch đại đồng pha

Nguồn dòng điện tử được mô hình hóa bởi hai lần trở kháng ngõ ra ở tín hiệu nhỏ của nó, đại diện cho trở kháng ngõ ra của nguồn dòng

Mô hình nửa mạch ở chế độ chung tương tự với mạch khuếch

đại đảo với điện trở nguồn 2R SS

ic

v2

1d2

vd1

v

SS

R m g D

R m

v2

1

2s

R m g

0d2

vd1

vod

v    Vì vậy, hệ số chuyển đổi chế độ chung = 0

SS R D R SS

R m g D

R m

g cc

A

22

10

idvic

Hệ số nén tín hiệu đồng pha (CMRR)

 Đối với tín hiệu ngõ vào thuần kiểu chung, tín hiệu ngõ ra của mạch khuếch đại dùng MOS được cân bằng là 0, CMRR là không xác định Đối với ngõ ra single- ended,

 R SS (lớn hơn nhiều sơ với R EE và vì vậy cung cấp một Q-point ổn định hơn) nên cực đại

 Để so sánh trực tiếp mạch khuếch đại dùng MOS và BJT, ta giả sử mạch khuếch đại MOS được phân cực bởi:

 Từ các dữ liệu trong ví dụ, CMRR của mạch khuếch đại MOS là CMRR=54 or 35

dB (gần 10 dB xấu hơn trong mạch khuếch đại dùng BJT).Để tăng CMRR trong

mạch khuếch đại sử dụng BJT và FET, nguồn dòng với điện trở R SS hoặc R EE lớn được sử dụng

SS

R m g SS

R D

R

D

R m g cc

A dd

A cm

/(

2/)(

2

/CMRR

SS I GS

V SS

V SS



TN

V GS V

GS

V SS V

TN

V GS V

SS

R SS I

TN

V GS V

SS

R D

Biên độ điện áp ngõ vào ở chế độ đồng pha

Đối với nguồn cung cấp đối xứng, V EE >> V BE , và R C = R EE,

EE R 2 C

R F

CC V

BE

V EE V EE R 2 C

R F CC

V IC V

EE R

EE

V BE

V IC

V F C

I

IC

V C

R C

I CC

V CB V

V 

4.8 Đặc tính truyền dẫn tín hiệu nhỏ

Mạch khuếch đại vi sai sử dụng MOS cải thiện biên độ của tín hiệu tuyến tính ngõ vào đặc tính méo của mạch chỉ dùng một transistor

Méo bậc hai được loại bỏ và méo được giảm rất lớn Tuy nhiên méo

chiếm ưu thế khi MOSFET are nor perfect square law devices và méo cũng xuất hiện khi điện áp phụ thuộc vòa trở kháng ra của transistor

v TN

V GS1 v n

K D2

I D1 I

2

id

v GS

V GS2

V GS1

id

v m

g id

v TN

V GS

V n

K D2

I D1

4.9 Thiết kế mạch khuếch đại vi sai (ví dụ 4)

=75V, IS =0.5 fA

• Giả sử: mạch hoạt động trong

vùng tích cực, nguồn cung cấp đối xứng, o = F, vid cực đại ±30 mV

v oc

4.9 Thiết kế mạch khuếch đại vi sai (ví dụ 4)

μA20

V o C

I

• Ví dụ 4: Tìm Q-points của transistors trong

mạch khuếch đại vi sai

• Biết: A dm =40 dB, R id >250 kW, đơn cực

CMRR> 80 dB, V IC ít nhất phải bằng ±5V

BJT với có thông số : F =100, V A =75V, I S =0.5

fA

• Giả sử: mạch hoạt động trong vùng tích cực,

nguồn cung cấp đối xứng, o = F , v id cực đại

Chọn I C = 15 mA Vì vậy RC =2.5 V/15 mA =167

kW Chọn RC = 180 kW

voltage ít nhất là 5 V tại mọi thời điểm V id

cực đại bằng ±30 mV cho mạch tuyến tính

Vì vậy thành phần ac của ngõ ra vi sai

<100(0.03 V)=3V, tại mỗi collector sẽ xuất hiện mội nửa Vì vậy VRC <4 V( 2.5 V dc + 1.5 V ac) và nguồn cung cấp dương phải được đảm bảo

Chọn V CC =10 V để lái được dung hạn 1 V theo

như mong muốn Với nguồn cung cấp đối

xứng, V EE = -10 V Single-ended CMRR = 80

dB cần được đảm bảo Chọn nguồn dòng với

I EE =30 mA and REE > 20 MW

V 9 4)V 5

( V

16 ) μA 15 )(

V / 40 (

4 10

4.10 Mạch khuếch đại hai tầng

 Để có hệ số khuếch đại cao hơn, mạch

khuếch đại pnp C-E được nối vào ngõ ra

của tầng ngõ vào vi sai

 Nối đất giả định tại cực emitter cho phép tầng ngõ vào đạt được hệ số khuếch đại đảo hoàn toàn mà không cần phải sử dụng

sử dụng tụ lọc nhiễu

tầng với nhau, cho phép cực emitter của

pnp được nối với đất và cung cấp một đồ

dời điện áp để đưa ngõ ra về không

 Tụ liên lạc và tụ lọc nhiễu cao tần được loại bỏ

Mạch khuếch đại vi sai cung

cấp tín hiệu đầu vào vi sai như

mong muốn, CMRR và tín hiệu

ngõ ra sao với đất

4.10 Mạch khuếch đại hai tầngMạch này yêu cầu một điện

trở được mắc nối tiếp với cực

emitter của Q 3 để ổn định

Q-point (vì dòng thu của Q 3 phụ

thuộc theo hàm mũ với điện áp

base-emitter), tại mức hao tổn

của hệ số khuếch đại điện áp

Với mạch tương đương dc, I E1= I E2 = I 1 /2 Nếu

dòng nền của Q 3 được bỏ qua và hệ số khuếch đại dòng C-B là 1,

Vì tín hiệu ngõ vào bàng 0, nên ngõ ra cũng bằng 0

I S3 là dòng bão hòa For zero offset voltage

BE V C

R 1

I CC

V CE2

V CE1

2

R EE

V C3

CC

V EC3

I T

V EB3

F3

C3 I 2 1 I F

T V C

R

S3 I C3 I T

V EB

V C

)R B3

I

C2 (I

-1 ln

2

1

ln 3





Nửa mạch có thể được tạo nên tự sơ đồ mạch tương đương ac cho dù sự bất đôi xứng của

nó, vì điện áp thay đổi tại cực collector của

Q 2 là không ảnh hưởng dòng của transistor hoạt động trong vùng tích cực

Từ mô hình tín hiệu nhỏ,

R m

g vt

A

r C R m

g L

R m

g vt

A

3c2

vo

v2

)3

(2

21

2

2id

vc2

v1

)(

3

(2

22

1c2

vov

idvc2v

idv

o

v

R m

g

r C R m

g

vt

A vt

A dm



1

22

2idi/id

v r r

id

o r R out

3

4.10 Mạch khuếch đại hai tầng

(12

21

32

c2vov

icvc2v

icvo

v

R m

g R

m g

r C

R m g

12

21

m g

R m g

cm A dm

)(

3

(2

2c2

v

ovidvc2vidv

o

v

R m g r

C R m

g dm

36

KẾT THÚC CHƯƠNG 4

Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C Jaeger & Travis N Blalock