Công Nghệ SDH Và Họ Thiết Bị FLX Của Fujitsu

Để tìm hiểu đợc bản chất của những u điểm này và đi vào phân tích hoạt động của hệ thống truyền dẫn SDH, trong chơng đầu tiên này sẽ đề cập đến những vấn đề tổng quan nhất về công nghệ

đề tài: công nghệ SDH và họ thiết bị flx

Lời nói đầu

Sự ra đời của công nghệ SDH đánh dấu một bớc phát triển vợt bậc trong lĩnh vực truyền dẫn Với những u thế trong việc ghép kênh đơn giản, linh hoạt, giảm thiết bị trên mạng, băng tần truyền dẫn rộng, tơng thích với các giao diện PDH hiện có, tạo ra khả năng quản lý tập trung Công nghệ SDH đáp ứng sự tăng trởng nhanh của mạng viễn thông và các yêu cầu của mạng số hoá đa dịch vụ trong tơng lai Đặc biệt công nghệ SDH cho phép tạo nên cấu trúc mạch vòng, đảm bảo độ tin cậy, an toàn mạng lới mà công nghệ PDH trớc đây không thể thực hiện đợc Trong những năm gần đây SDH đã đợc ứng dụng rộng rãi trong mạng viễn thông Việt Nam: mạng đờng trục Bắc Nam 2,5 Gbit/s đã hoạt động ổn định trong nhiều năm qua Đến nay phần lớn các mạng nội tỉnh và thành phố đã ứng dụng công nghệ SDH có tốc độ 155,52 Mbit/s đến 2,5 Gbit/s Đặc biệt hiện nay ở nớc

ta đã có nhà máy lắp đặt thiết bị truyền dẫn quang FLX150/600 của Fujitsu nên giá thành thiết bị đợc giảm đáng kể so với trớc đây, và đây sẽ là một trong những nhân tố thúc đẩy mạnh mẽ quá trình ứng dụng công nghệ SDH vào mạng viễn thông nớc ta Để từng bớc áp dụng các kiến thức đã đợc học trong nhà trờng với các hoạt động của một hệ thống thực tế trên mạng lới em đã chọn đề tài cho đồ án tốt nghiệp: “Công nghệ SDH và họ thiết bị FLX của Fujitsu” Nội dung đề tài

-Mụclục-Lời nói đầu i

Chơng 1 v

Tổng quan về SDH v

1.1 Đánh giá hệ thống thông tin quang PDH v

1.2 Khái niệm chung về SDH vi

1.3 Các phần tử mạng SDH vii

1.4 Bộ ghép SDH ix

1.4.1 Sơ đồ khối bộ ghép SDH ix

1.4.2 Chức năng các khối trong bộ ghép x

1.5 Cấu trúc khung SDH x

1.5.1 Khung VC-3 và VC-4 x

1.5.2 Cấu trúc khung và đa khung VC-n, TU-n mức thấp xi

1.5.3 Cấu trúc khung STM-1 xi

1.5.4 Cấu trúc khung STM-N xii

1.6 Quá trình ghép các luồng nhánh PDH thành khung STM-1 xiii

1.6.1 Sắp xếp luồng 2048 kbit/s vào đa khung VC-12 xiii

1.6.2 Sắp xếp luồng 34368 kbit/s vào VC-3 xv

1.6.3 Sắp xếp luồng 139264 kbit/s vào VC-4 18

1.6.4 Sắp xếp VC-4 vào STM-1 19

1.6.5 Ghép 3 VC-3 vào STM-1 19

1.6.6 Ghép 63VC-12 vào STM-1 21

1.7 Hoạt động của các loại con trỏ 24

1.7.1 Cấu tạo của các loại con trỏ 24

1.7.2 Hoạt động của các loại con trỏ 26

1.7.3 Xử lý con trỏ tại phía thu 31

Chơng 2 32

Hệ Thống Truyền Dẫn SDH 32

2.1 Các cấu hình mạng SDH 32

2.1.1 Cấu hình hở 32

2.1.2 Cấu hình kín 33

2.2 Tín hiệu quản lý và bảo dỡng 34

2.2.1 Cấu trúc SOH trong khung STM-N 34

2.2.2 Tín hiệu quản lý và bảo dỡng đoạn lặp RSOH 36

2.2.3 Tín hiệu quản lý và bảo dỡng đoạn ghép MSOH 39

2.2.4 Tín hiệu quản lý và bảo dỡng tuyến VC-2/ VC-1 42

đề tài: công nghệ SDH và họ thiết bị flx

2.2.5 Tín hiệu quản lý và bảo dỡng tuyến VC-3 và VC-4 45

2.2.6 Sơ đồ truyền tín hiệu bảo dỡng 48

2.3 Chuyển mạch bảo vệ trong mạng SDH 49

2.3.1 Chuyển mạch bảo vệ tuyến 49

2.3.2.Chuyển mạch bảo vệ đờng: 50

2.4 Đồng bộ các nút mạng SDH 52

2.4.1 Các phơng thức đồng bộ phần tử mạng SDH 52

2.4.2 Một số lu ý khi truyền tín hiệu đồng bộ trên các tuyến truyền dấn SDH 53 2.5 Quản lý mạng SDH 54

2.5.1 Mô hình hệ thống quản lý mạng SDH 54

Chơng 3 57

Họ thiết bị FLX của Fujitsu 57

3.1.Các thiết bị của họ FLX 58

3.1.1.Giới thiệu chung về họ thiết bị FLX 58

Chế độ hoạt động 58

M 58 M 58 FLX150T 58

3.1.2.FLX 150T 61

3.1.3.FLX150/600 62

3.1.4.FLX600A 63

3.1.5.FLX 2500A 65

3.1.6 FLX-GS 67

3.1.7.FLX-4/1, 4/4 69

3.2.Thiết bị FLX150/600 71

3.2.1.Các chỉ tiêu kỹ thuật 71

Giá trị 72 Mbit/s 72 Các đặc tính phổ 72

Các đặc tính phổ 73

Công suất phát trung bình 73

3.2.2.Sơ đồ khối tổng quát của hệ thống FLX150/600 76

3.2.3.Giá thiết bị FLX-LS (SFL-1) 77

3.2.4.Các card trong thiết bị FLX 150/600 79

3.2.4.1.Card nguồn PWRL-1 80

Bảng 3.4 Các chỉ tiêu kỹ thuật của card PWRL-1 81

500 Vdc trong vòng 1 phút 81

Tơng thích với ETS300-132 82

3.2.4.2.Card cảnh báo, nghiệp vụ SACL-1 82

Chỉ thị 84 Có lỗi xảy ra trong card 84

Nguyễn Viết Tam Lớp d97-VT iii

Có chỉ thị thay card từ trung tâm 84

Thử đèn 84 Thử đèn 84 Thử đèn 84

Bảng 3.6 Các chỉ tiêu kỹ thuật của card SACL-1 84

Các điều kiện chung 84

A Trở kháng 84

A Trở kháng 84

3.2.4.3.Card quản lý mạng NML-1 85

Số chân 86 Mô tả 86 Chân số 1 86

BB 86 OSS 86 3.2.4.4.Card vi xử lý MPL-1 87

Tên LED 88

UNIT/RCI 88

Sáng đỏ 88 Có chỉ thị thay card đang thực hiện từ trung tâm 88

3.2.4.5.Card điều khiển xen rẽ đồng bộ TSCL-1 89

Nhấp nháy đỏ 90

Nhấp nháy xanh 90

Sáng xanh 90

Sáng vàng 90

Thử đèn 90

LINE 90 Sáng đỏ 90 3.2.4.6.Card giao diện 2Mbps CHPD-D12C 91

Card CHPD-D12C chuyển đổi 21 kênh tín hiệu 2,048 Mbit/s đến từ các thiết bị ghép kênh ngoài thành một tín hiệu AU-4 (25,92 Mbit/s x 6) bằng cách ghép chúng lại với nhau và chèn thêm POH Ngợc lại, card CHPD-D12C làm nhiệm vụ chuyển đổi luồng tín hiệu AU-4 đến từ card TSCL thành 21 luồng tín hiệu 2,048 Mbit/s .92

Chỉ thị 92

Mất đầu vào VC-12 92

3.2.4.7.Card giao diện quang CHSD-1L1C 93

UNIT/RCI 94

3.2.5.Phần mềm quản lý cục bộ hệ thống FLX150/600 (FLEXR) 95

3.2.5.1.Giới thiệu chung về hệ thống quản lý mạng SDH của Fujitsu 95

3.2.5.2.Tổ chức hệ thống phần mềm FLEXR 99

File Logliles PC 99

Preference 99

Exit 99

Session Logon 99

Logoff 99

Re-configure Screen 99

TL1 99

Provisioning Cross-connect 99

Service State Change Equipment State 99

3.2.5.3.Yêu cầu phần cứng và phần mềm máy tính để cài đặt FLEXR 101

3.2.5.4.Các thiết lập ban đầu 101

3.2.5.4.1.Các thủ tục khai báo 102

3.2.5.5.Thực hiện các chức năng bảo dỡng 104

đề tài: công nghệ SDH và họ thiết bị flx

Kết luận 107 Thuật ngữ viết tắt 108 Tài liệu tham khảo 110

Chơng 1 Tổng quan về SDH

Công nghệ SDH ra đời với những u điểm nh: quá trình ghép/tách kênh đơn giản, linh hoạt, băng tần truyền dẫn rộng, số lợng các byte quản lý, bảo dỡng lớn vì vậy đ nhanh chóng đ ã ợc áp dụng vào thực tế

Để tìm hiểu đợc bản chất của những u điểm này và đi vào phân tích hoạt

động của hệ thống truyền dẫn SDH, trong chơng đầu tiên này sẽ đề cập

đến những vấn đề tổng quan nhất về công nghệ SDH:

- Đánh giá về hệ thống thông tin quang PDH và sự ra đời của công nghệ SDH

- Các phần tử mạng SDH

- Bộ ghép SDH

- Cấu trúc khung SDH và quá trình hoạt động của các loại con trỏ.

1.1 Đánh giá hệ thống thông tin quang PDH

Trong hệ thống thông tin quang PDH trớc khi ghép các luồng số tốc độ thấp thành một luồng ra có tốc độ cao hơn thì phải tiến hành hiệu chỉnh cho tốc độ bit của các luồng vào hoàn toàn bằng nhau bằng cách chèn thêm các bit không mang tin Nh vậy các luồng vào đã đồng bộ về tốc độ bit nhng không đồng bộ về pha nên

đợc gọi là kỹ thuật ghép kênh cận đồng bộ (PDH) PDH tồn tại những nhợc điểm sau:

 Mã đờng điện và mã đờng quang khác nhau nên thiết bị ghép kênh và thiết

bị truyền dấn quang là khác nhau dẫn đến việc quản lý kồng kềnh, chiếm diện tích lớn.

Nguyễn Viết Tam Lớp d97-VT v

 Hiện nay tồn tại ba phân cấp số cận đồng bộ (Châu Âu, Bắc Mỹ và Nhật Bản), các giao diện cha đợc tiêu chuẩn hoá quốc tế nên không đáp ứng đợc nhu cầu giao tiếp ngày càng cao giữa các mạng với nhau

Vì những nhợc điểm trên mà hiện nay trên các tuyến truyền dẫn liên tỉnh, quốc

tế và mạng nội hạt của một số thành phố lớn đã thay thế truyền dẫn PDH bằng truyền dấn quang SDH.

1.2 Khái niệm chung về SDH

SDH đợc hình thành và phát triển trên cơ sở các tiêu chuẩn của mạng thông tin quang đồng bộ SONET, năm 1986 ITU-T bắt đầu nghiên cứu các tiêu chuẩn của SONET và đến năm 1988 thì các tiêu chuẩn của SDH nh tốc độ bit, kích cỡ khung tín hiệu, cấu trúc bộ ghép, trình tự sắp xếp các luồng nhánh đã đ … ợc ITU-T ban hành.

44736 kbit/s

C-32

6312 kbit/s

1544 kbit/s

139264 kbit/s

kbit/s

VC-12 VC-22

2048 kbit/s

8448 kbit/s

TUG-21

C-21 C-11 C-4 C-12 C-22 C-31

x4

x5 x4

x4

TU-11

TU-22 AU-31

• Giao diện đồng bộ thống nhất, nhờ vậy mà trên mạng SDH có thể sử dụng các chủng loại thiết bị của nhiều nhà cung cấp khác nhau.

• Nhờ việc sử dụng các con trỏ mà việc tách/ ghép các luồng nhánh từ/ thành tín hiệu STM-N đơn giản và dễ dàng.

• Có thể ghép đợc các loại tín hiệu khác nhau một cách linh hoạt, không chỉ tín hiệu thoại mà cả các tín hiệu khác nh tế bào ATM, Data đều có thể ghép vào … khung SDH.

• Dung lợng các byte dành cho quản lý và bảo dỡng lớn.

1.3 Các phần tử mạng SDH

Mạng truyền dẫn SDH đợc cấu thành từ các phần tử mạng gọi là NE nh sau:

 Bộ ghép kênh đồng bộ MUX: thực hiện hai chức năng sau:

- Ghép các tín hiệu luồng nhánh thành tín hiệu STM-N (N=1, 4, 16, 64)

- Tách tín hiệu STM-N thành các luồng nhánh Có thể chỉ dùng một loại luồng nhánh hoặc dùng kết hợp nhiều loại luồng nhánh.

Sơ đồ khối tổng quát của bộ ghép MUX nh hình vẽ 1.2 sau đây.

 Bộ xen rẽ kênh ADM: Sơ đồ khối tổng quát bộ ADM nh hình 1.3.

Tại hớng rẽ: Tín hiệu STM-N của giao diện tổng hớng A hoặc hớng B đợc chuyển thành các tín hiệu VC-n Tín hiệu VC-n nào có yêu cầu rẽ thì tiếp tục chuyển xuống C-n và qua giao diện luồng nhánh để đa tín hiệu luồng nhánh PDH tới tổng đài tại chỗ hoặc đa vào thiết bị ghép kênh PDH Tín hiệu VC-n nào không

có nhu cầu rẽ thì nối chuyển tiếp hoặc nối chéo số sang giao diện tổng hợp của ớng kia.

h-Tại hớng xen: Tín hiệu các luồng nhánh qua các giao diện luồng nhánh để chuyển thành các tín hiệu VC-n và xen vào tín hiệu STM-N Mỗi hớng, rẽ bao nhiêu luồng nhánh có tốc độ bit nào thì phải xen vào bấy nhiêu luồng nhánh ở tốc độ bit

ấy Vì thông tin thoại là song hớng

ADM

Hình 1.3 Cấu hình bộ xen rẽ ADM

STM-N STM-N

 Bộ lặp REG: Sơ đồ khối bộ lặp REG nh hình 1.4.

Có hai loại thiết bị lặp là: thiết bị lặp điện và thiết bị lặp quang.

Thiết bị lặp điện: có 3 chức năng, chức năng thứ nhất là chuyển đổi quang- điện

và điện quang, chức năng thứ hai là tách đồng hồ từ luồng tín hiệu thu để phục vụ cho chức năng thứ 3 là tái tạo lại xung tín hiệu điện Vì trong bộ lặp điện chứa các mạch điện chức năng trên nên tốc độ bit truyền qua hệ thống có bộ lặp điện bị hạn chế.

Thiết bị lặp quang: có một chức năng duy nhất là khuyếch đại tín hiệu quang để

bù lại phần tín hiệu đã bị suy hao trên sợi quang liền trớc trạm lặp đó.

REG

Hình 1.4 Cấu hình bộ lặp REG

STM-N STM-N

 Bộ kết nối chéo số đồng bộ SDXC: Sơ đồ khối tổng quát của bộ đấu nối

chéo nh hình 1.5.

SDXC là thiết bị nối bán cố định các luồng số với nhau Nối chéo số khác với chuyển mạch ở chỗ chuyển mạch là nối tạm thời dới sự điều khiển của ngời sử dụng (thuê bao), trong khi đó nối chéo số là nối bán cố định dới sự điều khiển của nhà khai thác mạng Tuy nhiên khi các dịch vụ băng rộng phát triển thì hai chức năng này có thể đợc hợp nhất.

44736 kbit/s

34368 kbit/s

6312 kbit/s

2048 kbit/s

1544 kbit/s

xN x1

x3 x7

x4 x7

Có hai phơng pháp hình thành tín hiệu STM-N Phơng pháp thứ nhất qua AU-4

và phơng pháp thứ hai qua AU-3, phơng pháp thứ nhất đợc sử dụng ở Châu Âu và một số nớc khác trong đó có Việt Nam, phơng pháp thứ hai đợc sử dụng tại Bắc

Mỹ, Nhật và các nớc khác Tín hiệu AU-4 đợc hình thành từ một luồng nhánh

139264 kbit/s, hoặc 3 luồng nhánh 34368 kbit/s, hoặc 63 luồng nhánh 2048 kbit/s thuộc phân cấp số PDH của Châu Âu AU-3 đợc tạo thành từ một luồng nhánh

44736 kbit/s, hoặc từ 7 luồng nhánh 6312 kbit/s hoặc từ 84 luồng nhánh 1544 kbit/s Cũng có thể sử dụng 63 luồng 1544 kbit/s để thay thế cho 63 luồng 2048 kbit/s ghép thành tín hiệu STM-1 qua TU-12, ,AU-4 …

Nguyễn Viết Tam Lớp d97-VT ix

TU-n: Khối nhánh mức n

TU là một khối thông tin bao gồm một con-te-nơ ảo cùng mức và một con trỏ khối nhánh để chỉ thị khoảng cách từ con trỏ khối nhánh đến vị trí bắt đầu của con- te-nơ ảo VC-3 hoặc VC-n mức thấp.

TUG-n (n=2,3): Nhóm các khối nhánh

TUG-n đợc hình thành từ các khối nhánh TU-n hoặc từ TUG mức thấp hơn TUG-n tạo ra sự tơng hợp giữa các con-te-nơ ảo mức thấp và con-te-nơ ảo mức cao hơn.

AU-n: Khối quản lý mức n

AU-n là một khối thông tin bao gồm một VC-n cùng mức và một con trỏ khối

quản lý để chỉ thị khoảng cách từ con trỏ khối quản lý đến vị trí bắt đầu của nơ ảo cùng mức

AUG: Nhóm các khối quản lý

AUG gồm một AU-4 hoặc AU-3.

STM-N (N=1, 4, 16, 64): Module truyền tải đồng bộ mức N

STM-N cung cấp các kết nối lớp đoạn trong SDH, bao gồm phần tải trọng là N

x AUG và phần đầu đoạn SOH để đồng bộ khung, quản lý và giám sát các trạm lặp

đề tài: công nghệ SDH và họ thiết bị flx

Vùng tải trọng

P

O

H VC-3 POH

9 dòng

85 cột

( a)

Vùng tải trọng

P

O

H VC-4 POH

9 dòng

261 cột

( b) 125às

125às

Hình 1.7 Cấu trúc khung VC-3 (a) và VC-4 (b)

Trình tự truyền các byte trong khung là từ trái qua phải và từ trên xuống dới Trình tự truyền các bit trong một byte là bit có trọng số lớn nhất truyền đầu tiên và bit có trọng số bé nhất truyền cuối cùng Nguyên tắc này áp dụng cho mọi loại khung tín hiệu trong SDH

1.5.2 Cấu trúc khung và đa khung VC-n, TU-n mức thấp

Đặc điểm của các khung VC-n và TU-n mức thấp là số byte rất ít so với VC-n

và TU-n mức cao Vì vậy phải sắp xếp thành đa khung có 4 khung để sử dụng một

số byte mào đầu tuyến và một con trỏ nh hình 1.8.

Trong mỗi đa khung VC-n mức thấp có 4 byte VC-n POH, đợc ký hiệu là V5, J2, N2, và K4 Chức năng các byte này sẽ đợc trình bày trong chơng tới.

Trạng thái

Byte H4

V1 V2

TU-n

V5 J2 N2 K4

VC-n

VC-11 VC-12 VC-2

26 35 107

26 35 107

26 35 107

26 35 107

104 140 428

Hình 1.8 Cấu trúc khung và đa khung VC-n và TU-n mức thấp

Vùng tải trọng

đặt tại dòng 4 và có 9 byte

1.5.4 Cấu trúc khung STM-N

Muốn có đợc tín hiệu STM-4 cần phải sử dụng 4 tín hiệu STM-1 và ghép xen byte các tín hiệu đó nh hình 1.10a Tín hiệu STM-16 đợc hình thành bằng cách ghép xen byte 16 tín hiệu STM-1 hoặc ghép xen nhóm 4 byte tín hiệu STM-4 (hình 1.10b) Tín hiệu STM-64 thờng hình thành từ 4 tín hiệu STM-16, tuy nhiên củng có thể sử dụng hỗn hợp nhiều loại tín hiệu đồng bộ mức thấp để tạo thành tín hiệu

đồng bộ mức cao hơn

MUX 1/4

MUX 4/16

Hình 1.10 Bộ ghép các luồng số STM-N

Trong trờng hợp ghép N tín hiệu STM-1 để tạo ra tín hiệu STM-N thì cấu trúc khung STM-N nh hình vẽ 1.11.

số đồng hồ SDH Đa khung VC-12 bao gồm 1023 bit thông tin (127 byte + 7bit), 2 bit chèn (S1 cho chèn âm và S2 cho chèn dơng), 6 bit điều khiển chèn C1 và C2, 8 bit mào đầu O, 73 bit độn cố định R dành cho phát triển dịch vụ trong tơng lai và các byte POH C1C1C1=111 chỉ thị S1 là bit chèn không mang thông tin C1C1C1=000 chỉ thị S1 là bit thông tin C2C2C2=111 chỉ thị S2 là bit chèn không mang thông tin C2C2C2=000 chỉ thị S2 là bit thông tin Đầu thu căn cứ luật số

đông của 3 bit C để giải đồng bộ trong trờng hợp có một bit trong nhóm C1 hoặc C2

bị lỗi Giá trị các bit S1 S2 khi chèn không quy định, vì vậy máy thu không đếm các bit chèn khi kiểm tra chẵn.

 Sắp xếp đồng bộ theo bit

Trong kiểu sắp xếp này không yêu cầu chèn vì tín hiệu 2048 kbit/s đã đồng bộ với SDH Vì vậy bit S1 và S2 trong trờng hợp sắp xếp không đồng bộ tơng ứng sẽ là bit độn và bit thông tin khi sắp xếp đồng bộ theo bit Các bit điều khiển chèn C1 và C2 trở thành các bit độn cố định 1 và 0 ITU-T khuyến nghị loại bỏ phơng pháp này vì đây là trờng hợp đặc biệt của trờng hợp sắp xếp không đồng bộ và sử dụng cùng một bộ ghép để tiến hành sắp xếp không đồng bộ và đồng bộ theo bit mà không cần

bổ sung bất kỳ động tác xử lý nào khác

Nguyễn Viết Tam Lớp d97-VT xiii

32 BYTE

R R R R R R R R N2 C1 C2 O O O O R R

32 BYTE

R R R R R R R R K4 C1 C2 R R R R R S1

31 BYTE

R R R R R R R R S2 I I I I I I I

140 Byte

500 µs

I = Bit d÷ liÖu

O = Bit nghiÖp vô

C = Bit ®iÒu khiÓn chÌn

16 P0 P1 chØ thÞ pha cña c¸c bit b¸o hiÖu vµ cã cÊu tróc tuú chän.

đề tài: công nghệ SDH và họ thiết bị flx

V5

R R R R R R R R

140 Byte

R R R R R R R R J2

R R R R R R R R TS0 TS1 ữ TS15 TS16

R R R R R R R R TS17 ữ TS31 N2

R R R R R R R R TS0 TS1 ữ TS15 TS16 TS17 ữ TS31

R R R R R R R R

R R R R R R R R

K4

R R R R R R R R TS0 TS1 ữ TS15 TS16 TS17 ữ TS31

R R R R R R R R

1.6.2 Sắp xếp luồng 34368 kbit/s vào VC-3

Quá trình sắp xếp luồng 34368 kbit/s vào VC-3 nh hình 1.14 Khi sắp xếp tín hiệu cận đồng bộ 34368 kbit/s vào VC-3 phải sử dụng phơng pháp sắp xếp không

đồng bộ, nghĩa là sử dụng chèn dơng và chèn âm nh khi sắp xếp tín hiệu cận đồng

bộ 2048 kbit/s Mỗi khung VC-3 đợc chia làm 3 phân khung có cấu tạo nh nhau, mỗi phân khung có 3 dòng Dòng 1-3 là phân khung T1, dòng 4-6 là phân khung T2

và dòng 7-9 là phân khung T3 (hình 1.15a) Cấu tạo của mỗi phân khung nh hình 1.15b.

Dòng thứ nhất và dòng thứ hai trong mỗi phân khung cấu tạo giống nhau và trong mỗi dòng này có (22 byte + 12 bit) độn cố định R, 4 bit điều khiển chèn C1 C2 và 60 byte thông tin I Dòng thứ ba có (23 byte + 13 bit) độn cố định R, 2 bit

điều khiển chèn C1C2, 2 bit chèn S1S2 và (57 byte +7 bit) thông tin I Mỗi phân khung có 3 bit C1 dùng để điều khiển bit S1 và 3 bit C2 điều khiển bit S2 Nguyễn Viết Tam Lớp d97-VT xv

C1C1C1=111 chØ thÞ S1 lµ bit chÌn kh«ng mang th«ng tin, C1C1C1=000 chØ thÞ S1

lµ bit mang th«ng tin C2C2C2=111 chØ thÞ S2 lµ bit chÌn, C2C2C2=000 chØ thÞ S2

lµ bit th«ng tin

C = Bit ®iÒu khiÓn chÌn

H×nh 1.14 S¾p xÕp luång 34,368 Mbit/s vµo VC-3

T1

T3T2

1.6.3 Sắp xếp luồng 139264 kbit/s vào VC-4

Sắp xếp luồng cận đồng bộ 139264 kbit/s vào VC-4 sử dụng phơng pháp sắp xếp không đồng bộ và chỉ có chèn âm Cấu trúc của VC-4 nh hình 1.15.

J1

B3

C2

G1

F2

H4

F3

K3

N1

20 khối x 13 byte VC-4 POH

RSOH

MSOH

AU-4 PTR

9 dòng

261 byte

270 byte

13 byte

Hình 1.15 Cấu trúc của VC-4 khi sắp xếp luồng 139264 kbit/s vào VC-4

Mỗi dòng chia thành 20 khối, mỗi khối có 13 byte Cấu tạo các dòng đều giống nhau và sắp xếp các byte trong mỗi dòng nh hình 1.16 sau đây:

POH 961 961 Y 961 Y 961 Y 961

X 961 Y 961 Y 961 Y 961 X 961

Y 961 Y 961 Y 961 X 961 Y 961

Y 961 Y 961 X 961 Y 961 Z 961

12 byte

W I I I I I I I I Y RRRRRRRR X CRRRRROO Z I I I I I I S R

Hình 1.16 Cấu tạo mỗi dòng của VC-4

Mỗi dòng có một bit chèn S, 5 bit điều khiển chèn C Byte đứng đầu mỗi khối

có thể là 8 bit thông tin I (byte W) hoặc 8 bit độn cố định (byte Y) hoặc một bit

điều khiển chèn C cộng với 5 bit độn cố định R, 2 bit mào đầu O (byteX), hoặc 6 bit thông tin I cộng với bit chèn S và cộng với 1 bit độn cố định R (byte Z) 12 byte cuối cùng trong mỗi khối đều là những byte thông tin I Các bit mào đầu O dự trữ

Chơng 1: Tổng quan về SDH

cho phát triển nghiệp vụ trong tơng lai 5 bit điều khiển chèn trong mỗi dòng có chức năng điều khiển bit chèn S trong dòng ấy Khi CCCCC=00000 thì bit S là thông tin, còn nếu CCCCC=11111 thì S là bit chèn Phía thu căn cứ vào luật số đông của các bit C để nhận biết chèn hay không chèn và ra quyết định xoá hay không xoá bit S Trị số bit chèn S không đợc quy định, vì vậy máy thu không đếm bit này khi kiểm tra chẵn byte B3

1.6.4 Sắp xếp VC-4 vào STM-1

Trình tự sắp xếp VC-4 vào STM-1 nh hình 1.16 Khung VC-4 gồm 261 cột x 9 dòng Khối AU-4 ghép 9 byte con trỏ AU-4 vào cột 1 đến cột 9 thuộc dòng thứ 4 của khung STM-1 Pha của VC-4 không cố định trong AU-4, vị trí byte đầu tiên của VC-4 đợc chỉ thị trong 10 bit giá trị con trỏ AU-4 Tín hiệu AU-4 đợc đặt trực tiếp vào AUG Khối STM-1 ghép các byte SOH vào cột 1 đến cột 9 thuộc các dòng 1, 2,

3, 5, 6, 7, 8, 9 của khung STM-1

1.6.5 Ghép 3 VC-3 vào STM-1

Quá trình ghép 3VC-3 vào STM-1 qua TUG-3 nh hình 1.17 VC-3 gồm 85 cột x

9 dòng, khối TU-3 ghép 3 byte con trỏ TU-3 là H1, H2 và H3 vào đầu các dòng 1,2,3.

Khối TUG-3 độn 6 byte không mang thông tin vào đầu các dòng 4, 5, 6, 7, 8, 9 của khung TU-3 để đợc khung TUG-3 có 86 cột x 9 dòng Tiếp theo ghép 3 TUG-3 thành VC-4 Vì 3 TUG-3 chỉ có 258 cột nên khối VC-4 ngoài việc ghép thêm một cột VC-4 POH còn phải độn thêm 18 byte không mang thông tin vào cột thứ 2 và thứ 3 của khung VC-4 Ba con trỏ TU-3 ghép cố định vào cột 4, 5, 6 thuộc các dòng

1, 2, 3 của khung VC-4 Pha của các tín hiệu VC-3 không cố định trong VC-4 Vị trí của byte J1 của tín hiệu VC-3 trong VC-4 đợc chỉ thị trong 10 bit giá trị con trỏ TU-3 Các con trỏ TU-3 hoạt động độc lập với nhau.

3TUG-3 đợc ghép vào VC-4 nh hình 1.18 Cột đầu tiên là 9 byte VC-4 POH Tiếp theo là 2 cột độn cố định Từ cột 4 đến cột 261 là ghép xen byte 3 TUG-3 Trong đó các cột mang số thứ tự A là các byte tải trọng của TUG-3 thứ nhất, các cột mang số thứ tự B là các byte tải trọng của TUG-3 thứ 2 và các cột mang số thứ tự C

là các byte tải trọng của TUG-3 thứ 3.

Nguyễn Viết Tam Lớp d97-VT 19

VC-4 SOH

SOH AU4-PTR

270 cét

125 µ s

VC-4

261 cét AU4-PTR

86 cét

125 µ s TU3-PTR

H1 H2

12 và byte dự trữ vào đầu khung thứ t để tạo thành đa khung TU-12 Nh vậy mỗi khung TU-12 có 4 cột x 9 dòng Trình tự ghép 63 tín hiệu TU-12 vào khung STM-1

nh hình 1.19

Khung TUG-2 có 12 cột x 9 dòng, vì vậy ghép 3 TU-12 sẽ đợc một tín hiệu TUG-2 Trong khung TUG-2 có 3 byte con trỏ TU-12 đợc ký hiệu là Vn, tiếp theo ghép 7 TUG-2 đợc một TUG-3 Vì 7 TUG-2 chỉ có 84 cột nên khối TUG-3 phải

độn thêm 3 byte con trỏ không có hiệu lực NPI và 15 byte không mang thông tin vào cột thứ nhất và cột thứ hai Từ cột thứ 3 đến cột 86 dành để ghép 7 TUG-2 Khung TUG-3 chứa 21 byte con trỏ TU-12 (ký hiệu Vn), các cột đợc đánh số thứ tự

1, 2, 3, 4, 5, 6, 7 chỉ rõ các byte trong cột này thuộc TUG-2 tơng ứng Tiếp theo ghép 3TUG-3 vào khung VC-4, ba khung TUG-3 có 258 cột nên khối VC-4 phải ghép thêm VC-4 POH vào cột đầu tiên, độn 18 byte không mang thông tin vào cột thứ hai và cột thứ ba, từ cột thứ t đến cột 261 là các byte của 3 TUG-3 Trong khung VC-4 có 9 byte NPI và 63 byte con trỏ TU-12 (ký hiệu là Vn) Khối AU-4 ghép 9 byte con trỏ AU-4 vào dòng 4 thuộc cột 1 đến cột 9 của khung STM-1 Khung AUG hoàn toàn giống khung AU-4 Cuối cùng, khối STM-1 ghép các byte SOH để hình thành khung STM-1 Quy định 3 byte NPI là 1001SS1111100000, trong đó 2 bit SS=11 để chỉ thị trong khung TUG-3 chứa các con trỏ TU-12

Trình tự ghép 3 TU-12 vào TUG-2 và ghép 7 TUG-2 vào TUG-3 nh hình 1.20 Trong mỗi khung TUG-2 có 3 con trỏ TU-12 (ký hiệu là Vn) Bảy khung TUG-2 đ-

ợc đánh số thứ tự từ (1) đến (7).

Nguyễn Viết Tam Lớp d97-VT 21

V1 VC-12 V2 VC-12 V3 VC-12 V4 VC-12

Hình 1.20 Trình tự ghép 21 tín hiệu TU-12 vào TUG-3

1.7 Hoạt động của các loại con trỏ

1.7.1 Cấu tạo của các loại con trỏ

1.7.1.1 Cấu tạo của AU-4 PTR, AU-3 PTR và TU-3 PTR

• Cấu tạo của con trỏ AU-4: con trỏ AU-4 có 9 byte nh sau

H1 Y Y H2 1* 1* H3 H3 H3

Trong đó: Y = 1001SS11, 1* = 11111111 và SS = 10 là hai bit chỉ thị con trỏ AU-4.

• Cấu tạo của con trỏ AU-3: mỗi con trỏ AU-3 có 3 byte là H1H2H3.

• Cấu tạo của con trỏ TU-3 : mỗi con trỏ TU-3 có 3 byte là H1H2H3

Các byte H1H2H3 tham gia vào hoạt động của các con trỏ và có cấu tạo nh hình 1.21.

10 bit giá trị con trỏ Byte chèn âm Byte chèn dương

Hình 1.21 Cấu tạo các byte H1H2H3 của con trỏ

• NNNN: cờ số liệu mới, cho phép giá trị con trỏ thay đổi khi có sự thay đổi của tải trọng Lúc bình thờng thì 4 bit N có giá trị “0110” Nếu giá trị con trỏ thay đổi

do thay đổi tải trọng thì NNNN = 1001, nói cách khác khi NNNN = 0110 sẽ đ ợc diễn giải là “không cho phép”, tức là không cho phép con trỏ thay đổi giá trị Ngợc lại khi NNNN = 1001 thì diễn giải là “cho phép” có nghĩa là trong trờng hợp này

Nguyễn Viết Tam Lớp d97-VT 23

con trỏ đợc thay đổi giá trị Các cấu trúc khác của NNNN nh 0000, 0011, 1100 và

1111 đều không có hiệu lực.

• SS chỉ thị loại con trỏ Đối với con trỏ AU-4 PTR, AU-3 PTR và TU-3 PTR thì SS=10.

• 5 bit I đảo giá trị khi chèn dơng, 5 bit D đảo khi chèn âm

• 10 bit giá trị con trỏ do đó có thể có 1024 giá trị Tuy nhiên số giá trị thực tế của các con trỏ thờng thấp hơn 1024 Phạm vi chỉ thị giá trị các con trỏ AU-4 PTR, AU-

3 PTR và TU-3 PTR nh sau:

AU-4 PTR: từ 0 đến 782 AU-3 PTR: từ 0 đến 782 TU-3 PTR: từ 0 đến 764 Giá trị con trỏ AU-4 chỉ thị khoảng cách tính theo nhóm byte từ byte H3 của con trỏ này đến byte J1 của VC-4 trong khung AUG Giá trị con trỏ AU-3 chỉ thị khoảng cách tính theo nhóm byte từ byte H3 của con trỏ này đến byte J1 của VC-3 trong khung AUG Giá trị con trỏ TU-3 chỉ thị khoảng cách tính theo nhóm byte từ byte H3 của con trỏ này đến byte J1 cảu VC-3 trong khung VC-4.

1.7.1.2 Cấu tạo của các con trỏ TU-2, TU-12 và TU-11

Các con trỏ này có cấu tạo giống nhau và đều có các byte V1, V2 và V3 nh hình 1.22.

Hai bit chỉ thị loại con trỏ đợc quy định nh sau:

Đối với TU-2 PTR thì SS = 00

Đối với TU-12 PTR thì SS = 10

Đối với TU-11 PTR thì SS = 11

10 bit giá trị con trỏ Byte chèn âm Byte chèn dương

Hình 1.22 Cấu tạo của con trỏ TU-2, TU-12, TU-11

Các bit cờ số liệu mới NNNN và các bit ID thay đổi theo các qui định nh đã trình bày trong phần cấu tạo các con trỏ AU-4, AU-3 và TU-3.

Phạm vi chỉ thị giá trị cách con trỏ nh sau: TU-2 PTR từ 0 đến 782, TU-12 PTR

từ 0 đến 139, TU-11 PTR từ 0 đến 103 Các giá trị con trỏ TU-2, TU-12 và TU-11 chỉ thị khoảng cách tính theo byte từ byte V2 đến byte V5 của đa khung VC-n (n=11, 12, 2) trong đa khung TU-n (n=11, 12, 2) Khi tính khoảng cách này không

đếm các byte con trỏ V1, V2, V3 và byte dự trữ V4

Chơng 1: Tổng quan về SDH

1.7.2 Hoạt động của các loại con trỏ

Khi sắp xếp các luồng số PDH vào các VC-n tơng ứng, do sự chênh lệch về tốc

độ giữa đồng hồ trong các hệ thống PDH và đồng hồ của thiết bị SDH nên khi sắp xếp phải tiến hành chèn bit để hiệu chỉnh tốc độ bit các luồng nhánh PDH Quá trình này không liên quan đến hoạt động của các con trỏ.

Hoạt động chèn bit ở trên mới chỉ hiệu chỉnh đợc sự sai khác giữa đồng hồ PDH

và đồng hồ SDH Tuy nhiên đồng hồ giữa các hệ thống SDH vẫn cha hoàn toàn khớp nhau nên gây ra lệch tốc độ khung giữa VC-4 và AUG hoặc giữa VC-3 và AUG, hoặc giữa VC-3 và TU-3 Để đồng chỉnh độ lệch pha giữa tín hiệu ghép và … khung ghép phải sử dụng chèn byte Hoạt động chèn byte diễn ra dới sự giám sát của con trỏ Pha của khung tín hiệu VC-n trong khung ghép (khung AUG hoặc khung TU-n) đợc chỉ thị trong 10 bit giá trị con trỏ Theo qui định thì tối thiểu trong

3 khung ghép liên tiếp giá trị con trỏ không đợc thay đổi Nếu tốc độ khung tín hiệu VC-n chậm hơn tốc độ khung ghép AUG hoặc TU-n thì sự đồng chỉnh đợc tiến hành bằng cách chèn thêm các byte không mang tin vào vị trí byte mang địa chỉ 0 trong khung ghép AUG hoặc TU-n, hoặc chèn thêm byte không mang tin vào địa chỉ 26 trong đa khung ghép TU-11, địa chỉ 35 trong khung ghép TU-12, địa chỉ 107 trong khung ghép TU-2 Trờng hợp này gọi là chèn dơng, thông tin về chèn dơng đ-

ợc thể hiện đảo 5 bit I của con trỏ Máy thu nhận đợc thông tin chèn dơng này sẽ tiến hành xoá các byte đã chèn ở phía phát Giá trị con trỏ liền sau khung chèn dơng bằng giá trị con trỏ trớc khi chèn dơng cộng thêm 1.

Nếu tốc độ khung tín hiệu VC-n nhanh hơn khung ghép AUG hoặc TU-n thì sự

đồng chỉnh đợc tiến hành bằng cách xoá các byte H3 hoặc V3 của con trỏ và ghép vào đó các byte thông tin của tín hiệu ghép Trờng hợp này gọi là chèn âm, thông tin về chèn âm đợc thể hiện đảo 5 bit D của con trỏ Máy thu nhận đợc thông tin chèn âm này sẽ tách các byte đã ghép vào vị trí H3 hoăch V3 của con trỏ để xử lý

nh những byte mang thông tin khác Giá trị con trỏ liền sau khung chèn âm bằng giá trị con trỏ trớc khi chèn dơng trừ đi 1.

 Hoạt động của AU-4 PTR khi chèn dơng

Hoạt động của AU-4 PTR khi chèn dơng đợc thể hiện trong hình 1.23 Trong hình này là một đa khung AUG Bây giờ ta sẽ xét lần lợt từng khung của đa khung.

• Khung thứ nhất: Giả thiết trong khung này cha có yêu cầu chèn dơng và byte đầu tiên của VC-4 (byte J1) ghép vào nhóm byte mang địa chỉ n của khung AUG Giá trị con trỏ trong khung này bằng n (n=0 ữ 782).

• Khung thứ hai: Giả thiết trong khung này cũng cha có yêu cầu chèn dơng Byte J1 của VC-4 đợc ghép vào địa chỉ n trong khung AUG Giá trị con trỏ trong khung này bằng n.

• Khung thứ ba: Giả thiết tốc độ khung tín hiệu VC-4 chậm hơn tốc độ khung ghép AUG Trong trờng hợp này khung VC-4 phải trợt theo chu kỳ ng-

Nguyễn Viết Tam Lớp d97-VT 25

ợc trở lại so với khung ghép AUG Vì vậy phải tiến hành chèn dơng bằng cách

đảo 5 bit I và chèn 3 byte không mang tin vào địa chỉ 000 Nh vậy các byte thông tin do VC-4 cung cấp đợc ghép vào vị trí dịch sang bên phải một nhóm byte so với khi cha chèn Tức là byte J1 bây giờ đợc ghép vào địa chỉ n+1 của khung ghép AUG Giá trị con trỏ AU-4 vẫn cha thay đổi và bằng n.

• Khung thứ 4: Trong khung này không có yêu cầu chèn dơng Byte J1 của VC-4 đợc ghép vào địa chỉ n+1 của khung ghép AUG Giá trị của AU-4 PTR trong khung này bằng n+1 sẽ đợc gửi đi

Hình 1.23 Hoạt động của AU-4 PTR khi chèn dương

 Hoạt động của AU-4 PTR khi chèn âm

Hoạt động của con trỏ AU-4 khi chèn âm đợc minh hoạ nh hình 1.24 Tơng tự

nh hoạt động chèn dơng, xét đa khung gồm 4 khung AUG:

• Khung thứ nhất: Trong hkung này cha có yêu cầu chèn âm Giả thiết byte

đầu tiên của VC-4 (bye J1) đợc ghép vào địa chỉ n của khung ghép AUG nên giá trị của AU-4 PTR bằng n.

• Xét khung thứ hai: Trong khung này cũng cha có yêu cầu chèn âm Byte J1 của VC-4 đợc ghép vào địa chỉ n trong khung ghép AUG Giá trị con trỏ trong khung này bằng n.

• Khung thứ 4: Trong khung này không có yêu cầu chèn âm Byte J1 của VC-4 đợc ghép vào địa chỉ n-1 của khung ghép AUG nên giá trị mới của AU-

Hình 1.24 Hoạt động của AU-4 PTR khi chèn âm

 Hoạt động của TU-3 PTR khi chèn dơng

Hoạt động của TU-3 PTR khi chèn dơng nh hình 1.25 Xét một đa khung

VC-4, trong khung VC-4 có 3 con trỏ TU-3 hoạt động độc lập với nhau Giả thiết chỉ con trỏ TU-3 thứ hai hoạt động.

• Xét khung thứ nhất: Giả thiết trong khung này không có yêu cầu chèn

d-ơng, byte J1 của VC-3 #2 ghép vào byte giữa của nhóm byte mang địa chỉ n Giá trị của con trỏ TU-3 #2 bằng n.

Nguyễn Viết Tam Lớp d97-VT 27

• Xét khung thứ hai: Trong khung này cũng cha có yêu cầu chèn dơng nên byte J1 của VC-3 #2 vẫn ghép vào byte giữa của nhóm byte mang địa chỉ n Giá tri con trỏ TU-3 #2 bằng n.

• Xét khung thứ ba: Do tốc độ khung tín hiệu VC-3 #2 chậm hơn tốc độ khung ghép TU-3 nên VC-3 #2 trợt lùi lại theo chu kỳ so với khung ghép TU-

3 Xảy ra chèn dơng trong khung này Trớc hết TU-3 PTR #2 đảo các bit I, liền sau đó chèn một byte không mang thông tin vào vị trí byte giữa của nhóm byte mang địa 0 Byte J1 của VC-3 #2 bây giờ đợc ghép vào byte giữa của nhóm byte mang địa chỉ n+1.

Hình 1.25 Hoạt động của TU-3 PTR khi chèn dương

• Xét khung thứ t: Trong khung này không có yêu cầu chèn dơng Byte J1 của VC-3 #2 đợc ghép vào byte giữa của nhóm byte mang địa chỉ n+1 Giá trị của TU-3 PTR #2 bằng n+1 đợc gửi đi

 Hoạt động của TU-3 PTR khi chèn âm

Hình 1.26 là đa khung VC-4 dùng để minh hoạ hoạt động của TU-3 PTR khi chèn âm Do 3 con trỏ TU-3 trong khung VC-4 hoạt động độc lập nhau nên giả thiết rằng chỉ có con trỏ TU-3 #2 hoạt động Xét lần lợt từng khung trong đa khung VC-4.

Chơng 1: Tổng quan về SDH

• Xét khung thứ nhất: trong khung này cha có yêu cầu chèn âm Giả thiết byte J1 của VC-3 #2 đợc ghép vào byte giữa của nhóm byte mang địa chỉ n Giá trị của TU-3 PTR#2 bằng n.

• Xét khung thứ hai: Trong khung này cũng cha có yêu cầu chèn âm Byte J1 của VC-3 #2 ghép vào địa chỉ n Giá trị của TU-3 PTR #2 bằng n

Hình 1.26 Hoạt động của TU-3 PTR khi chèn âm

• Xét khung thứ ba: Do tốc độ khung tín hiệu VC-3 #2 nhanh hơn tốc độ khung ghép TU-3 nên VC-3 #2 tiến theo chu kỳ về phía trớc so với khung ghép TU-3, vì vậy phải chèn âm Trớc tiên đảo 5 bit D của TU-3 PTR #2, liền sau đó ghép một byte mang thông tin của tín hiệu VC-3 #2 vào vị trí byte H3 ở giữa đã bị xoá Giá trị của TU-3 PTR #2 bằng giá trị con trỏ khi cha chèn trừ

đi một và bằng n-1 đợc gửi đi.

• Xét khung thứ t: Khung này không có yêu cầu chèn âm Byte J1 của VC-3

#2 đợc ghép vào byte giữa của nhóm byte mang địa chỉ n-1, vì vậy giá trị của TU-3 PTR #2 bằng n-1.

 Hoạt động của TU-2 PTR, TU-12 PTR và TU-11 PTR

Hoạt động của các con trỏ TU-2, TU-12, và TU-11 đều giống nhau, vì vậy chỉ xét hoạt động của con trỏ TU-2, hình1.27 và hình 1.8 minh hoạ hoạt động của TU-2 PTR khi chèn.

Nguyễn Viết Tam Lớp d97-VT 29

• Hoạt động bình thờng: Khi hoạt động bình thờng thì byte V5 của đa khung VC-2 đợc ghép vào byte mang địa chỉ n của đa khung TU-2 Giá trị của TU-2 PTR chỉ thị khoảng cách tính theo byte từ byte V2 đến byte V5 của đa khung VC-2 và bằng n.

V1

312

427 V2

Hình 1.27 Hoạt động của TU-2 PTR

• Hoạt động khi chèn dơng: Nếu tốc độ đa khung VC-2 chậm hơn tốc độ đa khung TU-2 thì đa khung VC-2 trợt lùi theo chu kỳ so với đa khung ghép TU-

2 nên xẩy ra chèn dơng Trớc tiên đảo các bit I, sau đó chèn một byte không mang thông tin vào vị trí liền sau byte V3 (byte 107) Trong đa khung có chèn dơng thì byte V5 của đa khung VC-2 đợc ghép vào vị trí byte mang địa chỉ n+1 nên giá trị của TU-2 PTR bằng n+1.

• Hoạt động khi chèn âm: Nếu tốc độ đa khung VC-2 nhanh hơn tốc độ đa khung TU-2 thì đa khung VC-2 tiến theo chu kỳ về phía trớc so với đa khung ghép TU-2 nên xảy ra chèn âm Trớc tiên đảo các bit D và sau đó ghép một byte thông tin vào vị trí byte V3 vừa bị xoá Trong đa khung có chèn âm thì byte V5 của đa khung VC-2 đợc ghép vào byte mang địa chỉ n-1 nên giá trị của TU-2 PTR bằng n-1

1.7.3 Xử lý con trỏ tại phía thu

Khi máy thu nhận đợc ít nhất 3 trong số 5 bit I đảo sẽ xoá các byte chèn dơng, còn nếu nhận dợc ít nhất 3 trong số 5 bit D đảo thì các byte chèn âm sẽ đợc xử lý

nh những byte mang thông tin khác Trong thông tin SDH khi tách một số luồng nhánh từ luồng STM-N thì không phải tách trình tự từ cao đến thấp nh trong thông tin PDH Muốn tách một luồng nhánh nào đó thì chỉ cần xử lý con trỏ của luồng nhánh ấy và sẽ biết đợc vị trí các byte của luồng ấy trong khung ghép và tách chúng một cách trực tiếp

Trong chơng này sẽ đề cập đến các cấu hình trong mạng SDH và đặc biệt là cấu hình vòng Ring với các hoạt động chuyển mạch bảo vệ khi có

sự cố xảy ra trên đờng truyền, cấu tạo và quá trình truyền nhận các tín hiệu quản lý bảo dỡng, phơng pháp đồng bộ và quản lý các nút mạng SDH

2.1 Các cấu hình mạng SDH

2.1.1 Cấu hình hở

ã Cấu hình điểm nối điểm

Trong cấu hình này mạng chỉ có hai thiết bị đầu cuối TE kết nối với nhau trực tiếp hoặc qua các trạm lặp REG Đây là cấu hình mạng đơn giản nhất (hình 2.1).

Hình 2.1 Cấu hình điểm nối điểm

Giao diện các luồng nhánh đợc bố trí về một phía và giao diện tổng hợp bố trí

về phía kia để kết nối với trạm khác Tuỳ thuộc vào dung lợng ghép của TE để bố trí các luồng nhánh thích hợp.

ã Cấu hình đa điểm

Trong cấu hình này ngoài hai trạm đầu cuối còn có thêm ít nhất là một trạm xen

rẽ ADM (hình 2.2) Tuỳ thuộc vào kết nối tại các trạm ADM mà nó còn đợc phân chia thành mạng chuỗi và mạng phân nhánh

Hình 2.2 Cấu hình đa điểm

TE STM-N

2048 kbit/s

34368 kbit/s

139264 kbit/s STM-M

Các trạm đầu cuối có cấu trúc và chức năng giống nh trong cấu hình điểm nối

điểm Các trạm ADM có các giao diện tổng hợp để kết nối với các trạm ADM khác hoặc với trạm đầu cuối, các giao diện luồng nhánh để tách các luồng nhánh từ tín hiệu STM-N và xen các luồng nhánh vào tín hiệu STM-N Tại trạm đầu cuối truy nhập các luồng nhánh ở mức nào thì tại các trạm ADM có thể tách luồng nhánh ở mức ấy.

Trong cấu hình này có thể dùng hoặc 1 sợi quang làm việc, một sợi quang bảo

vệ và gọi là mạng vòng hai sợi, một hớng; hoặc có bốn sợi trong đó hai sợi làm việc

và hai sợi bảo vệ và gọi là mạng vòng 4 sợi hai hớng Ưu điểm nổi bật của cấu … hình mạng này so với cấu hình hở là khả năng tự phục hồi khi nút mạng hay đờng dây bị sự cố mà không cần sự can thiệp từ bên ngoài

Ngoài hai loại cấu hình cơ bản trên thì ta có thể kết hợp chúng với nhau để tạo thành cấu hình mạng hỗn hợp sử dụng cho các mạng dung lợng rất lớn (backbone), trong cấu hình mạng này tại các nút thờng sử dụng các thiết bị đấu nối chéo số độc lập.

đề tài : công nghệ SDH và họ thiết bị flx

2.2 Tín hiệu quản lý và bảo dỡng

2.2.1 Cấu trúc SOH trong khung STM-N

Các tín hiệu nghiệp vụ sử dụng để quản lý, bảo dỡng, giám sát các đoạn lặp và

đoạn ghép ký hiệu là SOH Các tín hiệu nghiệp vụ sử dụng để quản lý, bảo dỡng và giám sát các luồng nhánh đợc ký hiệu là POH.

Cấu trúc SOH trong khung STM-1, STM-4, STM-16, STM-64 lần lợt nh trong hình 2.4, hình 2.5, hình 2.6 và hình 2.7.

A1 A1 A1 A2 A2 A2 J0 B1 RF1 RF2 E1 RF F1 D1 RF3 RF D2 RF D3

AU-3/AU-4 PTR B2 B2 B2 K1 K2 D4 D5 D6 D7 D8 D9 D10 D11 D12 S1 Z1 Z1 Z2 Z2 M1 E2

D7 D8 D9 D10 D11 D12 S1 Z1 Z1 Z2 Z2 M1 E2

A1 A1 A1 A1 A1 A1 A1 A1 A1 A1 A1 A1 A2 A2 A2 A2 A2 A2 A2 A2 A2 A2 A2 A2 J0 Z0 Z0 Z0 B1 E1 F1 D1 D2 D3

: Các byte dành cho sử dụng quốc gia

& Z0: Các byte dành cho tiêu chuẩn hoá quốc tế trong tương lai

Hình 2.5 SOH trong khung STM-4

A1 A1 A1 A1 A1 A1 A2 A2 A2 A2 A2 A2 J0 Z0

AU-3/ AU-4 PTR B2 B2 B2 B2 B2 B2 K1

Hình 2.7 SOH trong khung STM-64

SOH trong khung STM-4 có 9 dòng và 36 cột, chứa đủ 12 byte A1, 12 byte A2,

12 byte B2 Các byte khác chỉ xuất hiện một lần trong STM-1 #1.

SOH trong khung STM-16 có 9 dòng và 144 cột, chứa đủ 48 byte A1, 48 byte A2, 48 byte B2 Các byte khác chỉ xuất hiện một lần trong STM-1 #1.

SOH trong khung STM-64 có 9 dòng và 576 cột, trong đó có 192 byte A1, 192 byte A2, 192 byte B2 Các byte khác chỉ có mặt trong STM-1 #1.

Vị trí của mỗi byte SOH của STM-1 #n (n=1 đến N) trong khung STM-N đợc

đặc trng bởi toạ độ có 3 thông số S (a, b, c) trong đó:

a: là số thứ tự dòng thuộc byte đang xét trong khung STM-1

b: là chỉ số cột của byte đang xét thuộc khung STM-1 #n trong khung STM-N

và đợc xác định theo biểu thức: b = N x (i-1) + n

Trong đó i là chỉ số cột của byte SOH đang xét trong STM-1 (bằng 1 đến 9), n

là số thứ tự của STM-1 thành phần chứa byte đang xét trong khung STM-N Biểu thức trên sẽ đợc sử dụng để xác định toạ độ các byte SOH trong khung STM-4, 16

và 64.

2.2.2 Tín hiệu quản lý và bảo dỡng đoạn lặp RSOH

Các byte RSOH đợc ghép vào dòng 1 đến dòng 3 thuộc cột 1 đến 9 của khung STM-N Chức năng của các byte nh sau:

• A1 và A2: Các byte đồng bộ khung

A1 = 11110110, A2 = 001001000 Từ mã đồng bộ khung của khung STM-N gồm 3N x A1 byte và tiếp theo là 3N x A2 byte.

• J0: Định tuyến đoạn lặp

Byte này trớc đây ký hiệu là C1 dùng để xác định vị trí các khung STM-1 trong khung STM-N Do đó C1 của STM-1 #1 nhận giá trị 0000 0001, trong khi đó C1 của STM-1 #16 lại nhận giá trị 0001 0000 Byte này có thể đợc sử dụng để hỗ trợ cho tìm kiếm đồng bộ khung Nhng hiện tại theo khuyến nghị G.831 thì byte này đ-

ợc sử dụng để định tuyến đoạn lặp, J0 đợc truyền trong 16 khung liên tiếp tạo thành mã nhận dạng điểm truy nhập để máy thu tiếp tục chuyển thông tin đến máy phát

đã đợc chỉ định Cấu trúc byte J0 trong đa khung 16 khung nh bảng 2.1 sau.

Bảng 2.1 Cấu trúc của byte J0 trong đa khung 16 khung

Thứ tự byte Giá trị các bit 1-8

.

.

nó thành chức năng nhận dạng STM-1

• Z0: Byte dự trữ

Byte này dành cho tiêu chuẩn hoá quốc tế trong tơng lai.

• B1 đợc ký hiệu là BIP-8: Kiểm tra đoạn lặp

đề tài : công nghệ SDH và họ thiết bị flx Phơng pháp tính giá trị các bit của byte B1 đợc minh hoạ nh hình 2.8 Byte này dùng để kiểm tra lỗi khối các đoạn lặp Giá trị của 8 bit trong byte B1 của khung STM-1 hiện tại trớc khi trộn đợc tính toán dựa vào khung STM-1 trớc đó sau khi trộn Giá trị các bit của byte B1 đợc tính toán nh sau: Đem các bit thứ nhất của các byte trong khung STM-1 trớc

đó cộng lại, nếu tổng số là số chẵn thì bit thứ nhất của B1 trong khung STM-1 hiện tại bằng 0, nếu tổng là số lẻ thì bit thứ nhất của B1 bằng 1 Các bit còn lại cũng đợc tính toán tơng tự

ợc chuyển về trạm giám sát hệ thống.

• E1: Kênh thoại nghiệp vụ (EOW)

Byte này truyền tín hiệu thoại từ trạm lặp đến các trạm khác trong quá trình quản lý, giám sát và bảo dỡng hệ thống Byte E1 đợc truy nhập tại các trạm lặp và các trạm ghép, nơi có các kết nối thoại với bộ CODEC PCM Kênh EOW thờng đợc sử dụng trong các hệ thống đờng trục

• F1: Kênh ngời sử dụng

Cung cấp một kênh thoại hoặc truyền số liệu tạm thời khi bảo dỡng hệ thống.

• D1, D2, D3: Kênh truyền số liệu đoạn lặp

3 byte này sẽ tạo thành kênh truyền số liệu 192 kbit/s từ trạm lặp đến các trạm khác Kênh RS-DCC thờng đợc dùng để truyền số liệu trong nội bộ hệ thống nhằm mục đích giám sát và quản lý các hệ thống có các trạm lặp Kênh này đợc sử dụng hay không là do phần điều khiển quyết định.

• RF: Các byte dùng cho vi ba số SDH

3 byte đầu tiên RF1, RF2, RF3 có thể sử dụng nh sau:

- RF1 gồm 8 bit bố trí nh dới dây.

FFK FFK FFK FFK MSI DM

4 bit FFK dùng để nhận dạng từng chặng trong tuyến Các bit này đảm bảo cho

bộ giải điều chế làm việc đúng với tín hiệu phát đi từ bộ điều chế tơng ứng Bit MSI chỉ thị mất tín hiệu băng gốc tại bộ điều chế Bit DM dùng cho điều khiển công suất phát tự động Hai bit cuối hiện tại cha sử dụng vào mục đích gì

- RF2 gồm 8 bit đợc bố trí nh sau:

PAR LFI LFI LFI LFI LFI LFI LFI Byte RF2 dùng để xử lý lỗi gồm bit PAR là bit kiểm tra chẵn để giám sát lỗi của byte RF2 và 7 bit LFI để chỉ thị lỗi đờng truyền Vị trí các bit LFI để ghép các bit lỗi do bộ sửa lỗi trớc phát hiện nhng cha đợc sửa lỗi

- RF3 dùng cho chuyển mạch bảo vệ

Các byte RF khác dự trữ cho phát triển dịch vụ vô tuyến.

2.2.3 Tín hiệu quản lý và bảo dỡng đoạn ghép MSOH

Các byte quản lý và bảo dỡng các đoạn ghép đặt tại dòng 4 đến dòng 9 thuộc cột 1 đến cột 9N của khung STM-N Các byte này đợc truy nhập và kết cuối tại các trạm ghép và truyền thông suốt qua các trạm lặp.

• B2 ký hiệu là BIP-Nx24: Kiểm tra lỗi khối đoạn ghép

Các byte B2 có chức năng giám sát lỗi khối của luồng STM-N (luồng tổng) thuộc các đoạn ghép theo phơng pháp kiểm tra chẵn Muốn tính toán giá trị các bit của B-Nx24 trong khung STM-N hiện tại phải căn cứ vào giá trị của các bit trong khung STM-N trớc đó Phân chia khung STM-N trớc đó thành từng khối 24xN bit

và tiến hành đếm tổng của các bit Nếu tổng các bit thứ nhất của các byte trong khung STM-N trớc đó là số chẵn thì bit thứ nhất của BIP-Nx24 bằng 1 Tiếp tục tính toán cho đến bit 24xN Các trạm ghép kiểm tra từng bit nếu phát hiện thấy tổng

lẻ thì bộ đếm lỗi tăng lên 1.

Cần chú ý là các byte RSOH không liên quan đến việc tính toán gía trị các bit BIP-Nx24, mà chỉ có các byte MSOH và các byte tải trọng của khung STM-N tham gia vào việc tính toán này

• K1 và K2 chuyển mạch bảo vệ tự động (APS)

Hai byte này đợc sử dụng để truyền báo hiệu và lệnh chuyển mạch bảo vệ tự

động đoạn ghép và một số báo hiệu khác Cấu trúc của K1, K2 nh hình 2.9.

Mức ưu tiên 0: Thấp 1: Cao

Mức yêu cầu 111: Chuyển mạch bắt buộc

Trạng thái 111: AIS đoạn 110: RDI xxx: Chuyển mạch do suy giảm chất lượng yyy: Chuyển mạch do mất tín hiệu

Trạng thái 111: AIS đoạn 110: RDI

Nhận dạng kênh Nhận dạng nút

K2

Các bit 6, 7, 8 của byte K2 dùng để chỉ thị sự cố đầu xa RDI (110) hoặc chỉ thị AIS đoạn ghép (111) của cấu hình đờng thẳng Còn trong cấu hình Ring 3 bit này còn có thêm chức năng chỉ thị chuyển mạch do suy giảm chất lợng tín hiệu hoặc mất tín hiệu Bốn bit cuối của byte K1 và 4 bit đầu của byte K2 đều có chức năng nhận dạng kênh trong cấu hình đờng thẳng hoặc nhận dạng node trong cấu hình Ring Đây cũng chính là lý do tại sao về mặt lý thuyết trong mỗi vòng Ring đơn chỉ

có tối đa 16 node.

• D4 đến D12: Kênh truyền số liệu của đoạn ghép (MS-DCC)

9 byte này tạo thành kênh truyền số liệu 576 kbit/s giữa các trạm ghép Nó cũng

có thể đợc sử dụng để truyền thông tin giữa các phần tử của mạng quản lý viễn thông (TMN)

• S1: Trạng thái đồng bộ

Sử dụng bit 5 đến bit 8 của byte này để truyền thông báo trạng thái đồng bộ, cụ thể là chỉ thị các mức chất lợng Q của đồng hồ của trạm này truyền tới trạm khác Các mức chất lợng Q nh bảng 2.2 sau.

• M1: chỉ thị lỗi đầu xa đoạn ghép (MS-REI)

M1 chỉ thị lỗi đầu xa trong BIP-Nx24 khi lần lợt kiểm tra từng bit trong từ mã này Cấu tạo của M1 trong các khung STM-N (N=1, 4, 16, 64) lần lợt nh trong bảng 2.3a, 2.3b, 2.3c, 2.3d.

 E2: Kênh thoại nghiệp vụ

E2 dùng để thiết lập kênh thoại 64 kbit/s giữa các trạm ghép Các trạm lặp không truy nhập đợc byte này.

Bảng 2.3 Cấu trúc byte M1 trong khung tín hiệu STM-N (N=1, 4, 16, 64)