Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC

Công nghệ SDH và họ thiết bị FLX của Fujitsu

-Mụclục-Lời nói đầu 1

Chơng 1: Tổng quan về SDH 2

1.1 Đánh giá hệ thống thông tin quang PDH 2

1.2 Khái niệm chung về SDH 3

1.3 Các phần tử mạng SDH 4

1.4 Bộ ghép SDH 5

1.4.1 Sơ đồ khối bộ ghép SDH 5

1.4.2 Chức năng các khối trong bộ ghép 6

1.5 Cấu trúc khung SDH 7

1.5.1 Khung VC-3 và VC-4 7

1.5.2 Cấu trúc khung và đa khung VC-n, TU-n mức thấp 7

1.5.3 Cấu trúc khung STM-1 8

1.5.4 Cấu trúc khung STM-N 8

1.6 Quá trình ghép các luồng nhánh PDH thành khung STM-1 9

1.6.1 Sắp xếp luồng 2048 kbit/s vào đa khung VC-12 9

1.6.2 Sắp xếp luồng 34368 kbit/s vào VC-3 11

1.6.3 Sắp xếp luồng 139264 kbit/s vào VC-4 13

1.6.4 Sắp xếp VC-4 vào STM-1 14

1.6.5 Ghép 3 VC-3 vào STM-1 14

1.6.6 Ghép 63VC-12 vào STM-1 16

1.7 Hoạt động của các loại con trỏ 18

1.7.1 Cấu tạo của các loại con trỏ 18

1.7.2 Hoạt động của các loại con trỏ 20

1.7.3 Xử lý con trỏ tại phía thu 25

Chơng 2: Hệ Thống Truyền Dẫn SDH 26

2.1 Các cấu hình mạng SDH 26

2.1.1 Cấu hình hở 26

2.1.2 Cấu hình kín 27

2.2 Tín hiệu quản lý và bảo dỡng 28

2.2.1 Cấu trúc SOH trong khung STM-N 28

2.2.2 Tín hiệu quản lý và bảo dỡng đoạn lặp RSOH 30

2.2.3 Tín hiệu quản lý và bảo dỡng đoạn ghép MSOH 32

2.2.4 Tín hiệu quản lý và bảo dỡng tuyến VC-2/ VC-1 35

2.2.5 Tín hiệu quản lý và bảo dỡng tuyến VC-3 và VC-4 38

2.2.6 Sơ đồ truyền tín hiệu bảo dỡng 41

2.3 Chuyển mạch bảo vệ trong mạng SDH 42

2.3.1 Chuyển mạch bảo vệ tuyến 42

2.3.2 Chuyển mạch bảo vệ đờng: 43

2.4 Đồng bộ các nút mạng SDH 45

Đề tài: công nghệ SDH và họ thiết bị FLX

Chơng 3: Họ thiết bị FLX của Fujitsu 50

3.1 Các thiết bị của họ FLX 51

3.1.1 Giới thiệu chung về họ thiết bị FLX 51

3.1.2 FLX 150T 53

3.1.3 FLX150/600 54

3.1.4 FLX600A 55

3.1.5 FLX 2500A 57

3.1.6 FLX-GS 59

3.1.7 FLX-4/1, 4/4 61

3.2 Thiết bị FLX150/600 63

3.2.1 Các chỉ tiêu kỹ thuật 63

3.2.2 Sơ đồ khối tổng quát của hệ thống FLX150/600 68

3.2.3 Giá thiết bị FLX-LS (SFL-1) 69

3.2.4 Các card trong thiết bị FLX 150/600 71

3.2.4.1 Card nguồn PWRL-1 72

3.2.4.2 Card cảnh báo, nghiệp vụ SACL-1 73

3.2.4.3 Card quản lý mạng NML-1 76

3.2.4.4 Card vi xử lý MPL-1 78

3.2.4.5 Card điều khiển xen rẽ đồng bộ TSCL-1 80

3.2.4.6 Card giao diện 2Mbps CHPD-D12C 82

3.2.4.7 Card giao diện quang CHSD-1L1C 84

3.2.5 Phần mềm quản lý cục bộ hệ thống FLX150/600 (FLEXR) 86

3.2.5.1 Giới thiệu chung về hệ thống quản lý mạng SDH của Fujitsu 86

3.2.5.2 Tổ chức hệ thống phần mềm FLEXR 90

3.2.5.3 Yêu cầu phần cứng và phần mềm máy tính để cài đặt FLEXR 92

3.2.5.4 Các thiết lập ban đầu 92

3.2.5.5 Các thủ tục khai báo 93

3.2.5.6 Thực hiện các chức năng bảo dỡng 95

Kết luận 98

Thuật ngữ viết tắt 99

Tài liệu tham khảo 101

Lời nói đầu

Sự ra đời của công nghệ SDH đánh dấu một bớc phát triển vợt bậc trong lĩnh vực truyền dẫn Với những u thế trong việc ghép kênh đơn giản, linh hoạt, giảm thiết bị trên mạng, băng tần truyền dẫn rộng, tơng thích với các giao diện PDH hiện có, tạo ra khả năng quản lý tập trung Công nghệ SDH đáp ứng sự tăng trởng nhanh của mạng viễn thông và các yêu cầu của mạng số hoá đa dịch vụ trong tơng lai Đặc biệt công nghệ SDH cho phép tạo nên cấu trúc mạch vòng, đảm bảo độ tin cậy, an toàn mạng lới mà công nghệ PDH trớc

đây không thể thực hiện đợc.

Trong những năm gần đây SDH đã đợc ứng dụng rộng rãi trong mạng viễn thông Việt Nam: mạng đờng trục Bắc Nam 2,5 Gbit/s đã hoạt động ổn định trong nhiều năm qua Đến nay phần lớn các mạng nội tỉnh và thành phố đã ứng dụng công nghệ SDH có tốc độ 155,52 Mbit/s đến 2,5 Gbit/s Đặc biệt hiện nay ở nớc ta đã có nhà máy lắp đặt thiết bị truyền dẫn quang FLX150/600 của Fujitsu nên giá thành thiết bị đợc giảm đáng kể so với trớc đây, và đây sẽ là một trong những nhân tố thúc đẩy mạnh mẽ quá trình ứng dụng công nghệ SDH vào mạng viễn thông nớc ta Để từng bớc áp dụng các kiến thức đã đợc học trong nhà trờng với các hoạt động của một hệ thống thực tế trên mạng lới em đã chọn đề

tài cho đồ án tốt nghiệp: “Công nghệ SDH và họ thiết bị FLX của Fujitsu” Nội dung đề

Hà Nội 4/2002

Sinh Viên: Nguyễn Viết Tam

Chơng 1 Tổng quan về SDH

Công nghệ SDH ra đời với những u điểm nh: quá trình ghép/tách kênh đơn giản, linh hoạt, băng tần truyền dẫn rộng, số lợng các byte quản lý, bảo dỡng lớn vì vậy

đã nhanh chóng đợc áp dụng vào thực tế Để tìm hiểu đợc bản chất của những u

điểm này và đi vào phân tích hoạt động của hệ thống truyền dẫn SDH, trong chơng

đầu tiên này sẽ đề cập đến những vấn đề tổng quan nhất về công nghệ SDH:

Chơng 1 : tổng quan về SDH

1.1 Đánh giá hệ thống thông tin quang PDH

Trong hệ thống thông tin quang PDH trớc khi ghép các luồng số tốc độ thấp thành một luồng ra có tốc độ cao hơn thì phải tiến hành hiệu chỉnh cho tốc độ bit của các luồng vào hoàn toàn bằng nhau bằng cách chèn thêm các bit không mang tin Nh vậy các luồng vào đã đồng bộ về tốc độ bit nhng không đồng bộ về pha nên

đợc gọi là kỹ thuật ghép kênh cận đồng bộ (PDH) PDH tồn tại những nhợc điểm sau:

 Mã đờng điện và mã đờng quang khác nhau nên thiết bị ghép kênh và thiết

bị truyền dấn quang là khác nhau dẫn đến việc quản lý kồng kềnh, chiếm diện tích lớn.

 Hiện nay tồn tại ba phân cấp số cận đồng bộ (Châu Âu, Bắc Mỹ và Nhật Bản), các giao diện cha đợc tiêu chuẩn hoá quốc tế nên không đáp ứng đợc nhu cầu giao tiếp ngày càng cao giữa các mạng với nhau

Vì những nhợc điểm trên mà hiện nay trên các tuyến truyền dẫn liên tỉnh, quốc

tế và mạng nội hạt của một số thành phố lớn đã thay thế truyền dẫn PDH bằng truyền dấn quang SDH.

1.2 Khái niệm chung về SDH

SDH đợc hình thành và phát triển trên cơ sở các tiêu chuẩn của mạng thông tin quang đồng bộ SONET, năm 1986 ITU-T bắt đầu nghiên cứu các tiêu chuẩn của SONET và đến năm 1988 thì các tiêu chuẩn của SDH nh tốc độ bit, kích cỡ khung tín hiệu, cấu trúc bộ ghép, trình tự sắp xếp các luồng nhánh … đã đ đã đ ợc ITU-T ban hành.

nh hình 1.1 Theo sơ đồ này thì các luồng nhánh PDH từ mức 1 đến mức 4 của Châu

Âu và từ mức 1 đến mức 3 của Bắc Mỹ đều đợc sử dụng để ghép thành luồng số STM-N

STM-N STM-1 AU-4 VC-4

TU-32

VC-32

TU-21 VC-21 VC-11

44736 kbit/s

C-32

6312 kbit/s

1544 kbit/s

139264 kbit/s

8448 kbit/s

x4

x4

x5 x4

x4

TU-11

TU-22 AU-31

Sơ đồ khối tổng quát của bộ ghép MUX nh hình vẽ 1.2 sau đây.

MUX Luồng nhánh PDH, STM-m (m<N)

Hình 1.2 Cấu hình bộ ghép MUX

 Bộ xen rẽ kênh ADM: Sơ đồ khối tổng quát bộ ADM nh hình 1.3.

Tại hớng rẽ: Tín hiệu STM-N của giao diện tổng hớng A hoặc hớng B đợc chuyển thành các tín hiệu VC-n Tín hiệu VC-n nào có yêu cầu rẽ thì tiếp tục chuyển xuống C-n và qua giao diện luồng nhánh để đa tín hiệu luồng nhánh PDH tới tổng đài tại chỗ hoặc đa vào thiết bị ghép kênh PDH Tín hiệu VC-n nào không

có nhu cầu rẽ thì nối chuyển tiếp hoặc nối chéo số sang giao diện tổng hợp của h ớng kia.

 Bộ lặp REG: Sơ đồ khối bộ lặp REG nh hình 1.4.

Có hai loại thiết bị lặp là: thiết bị lặp điện và thiết bị lặp quang.

Thiết bị lặp điện: có 3 chức năng, chức năng thứ nhất là chuyển đổi quang- điện

và điện quang, chức năng thứ hai là tách đồng hồ từ luồng tín hiệu thu để phục vụ cho chức năng thứ 3 là tái tạo lại xung tín hiệu điện Vì trong bộ lặp điện chứa các mạch điện chức năng trên nên tốc độ bit truyền qua hệ thống có bộ lặp điện bị hạn chế.

Thiết bị lặp quang: có một chức năng duy nhất là khuyếch đại tín hiệu quang để

bù lại phần tín hiệu đã bị suy hao trên sợi quang liền trớc trạm lặp đó.

REG

Hình 1.4 Cấu hình bộ lặp REG

STM-N STM-N

 Bộ kết nối chéo số đồng bộ SDXC: Sơ đồ khối tổng quát của bộ đấu nối

chéo nh hình 1.5.

SDXC là thiết bị nối bán cố định các luồng số với nhau Nối chéo số khác với chuyển mạch ở chỗ chuyển mạch là nối tạm thời dới sự điều khiển của ngời sử dụng (thuê bao), trong khi đó nối chéo số là nối bán cố định dới sự điều khiển của nhà khai thác mạng Tuy nhiên khi các dịch vụ băng rộng phát triển thì hai chức năng này có thể đợc hợp nhất.

STM-N AUG AU-4 VC-4

VC-3 AU-3

44736 kbit/s

34368 kbit/s

6312 kbit/s

2048 kbit/s

1544 kbit/s

xN x1

x3 x7

x4 x7

Có hai phơng pháp hình thành tín hiệu STM-N Phơng pháp thứ nhất qua AU-4

và phơng pháp thứ hai qua AU-3, phơng pháp thứ nhất đợc sử dụng ở Châu Âu và một số nớc khác trong đó có Việt Nam, phơng pháp thứ hai đợc sử dụng tại Bắc

Mỹ, Nhật và các nớc khác Tín hiệu AU-4 đợc hình thành từ một luồng nhánh

139264 kbit/s, hoặc 3 luồng nhánh 34368 kbit/s, hoặc 63 luồng nhánh 2048 kbit/s thuộc phân cấp số PDH của Châu Âu AU-3 đợc tạo thành từ một luồng nhánh

44736 kbit/s, hoặc từ 7 luồng nhánh 6312 kbit/s hoặc từ 84 luồng nhánh 1544 kbit/s Cũng có thể sử dụng 63 luồng 1544 kbit/s để thay thế cho 63 luồng 2048 kbit/s ghép thành tín hiệu STM-1 qua TU-12, … đã đ ,AU-4

TU-n: Khối nhánh mức n

TU là một khối thông tin bao gồm một con-te-nơ ảo cùng mức và một con trỏ khối nhánh để chỉ thị khoảng cách từ con trỏ khối nhánh đến vị trí bắt đầu của con- te-nơ ảo VC-3 hoặc VC-n mức thấp.

TUG-n (n=2,3): Nhóm các khối nhánh

TUG-n đợc hình thành từ các khối nhánh TU-n hoặc từ TUG mức thấp hơn.

Chơng 1 : tổng quan về SDH

AU-n là một khối thông tin bao gồm một VC-n cùng mức và một con trỏ khối

quản lý để chỉ thị khoảng cách từ con trỏ khối quản lý đến vị trí bắt đầu của nơ ảo cùng mức

AUG: Nhóm các khối quản lý

AUG gồm một AU-4 hoặc AU-3.

STM-N (N=1, 4, 16, 64): Module truyền tải đồng bộ mức N

STM-N cung cấp các kết nối lớp đoạn trong SDH, bao gồm phần tải trọng là N

x AUG và phần đầu đoạn SOH để đồng bộ khung, quản lý và giám sát các trạm lặp

Hình 1.7 Cấu trúc khung VC-3 (a) và VC-4 (b)

Trình tự truyền các byte trong khung là từ trái qua phải và từ trên xuống dới Trình tự truyền các bit trong một byte là bit có trọng số lớn nhất truyền đầu tiên và bit có trọng số bé nhất truyền cuối cùng Nguyên tắc này áp dụng cho mọi loại khung tín hiệu trong SDH

1.5.2 Cấu trúc khung và đa khung VC-n, TU-n mức thấp

Đặc điểm của các khung VC-n và TU-n mức thấp là số byte rất ít so với VC-n

và TU-n mức cao Vì vậy phải sắp xếp thành đa khung có 4 khung để sử dụng một

số byte mào đầu tuyến và một con trỏ nh hình 1.8.

Trong mỗi đa khung VC-n mức thấp có 4 byte VC-n POH, đợc ký hiệu là V5, J2, N2, và K4 Chức năng các byte này sẽ đợc trình bày trong chơng tới.

Trạng thái

Byte H4

V1 V2

V3 V4

TU-n

V5 J2 N2 K4

VC-n

VC-11 VC-12 VC-2

26 35 107

26 35 107

26 35 107

26 35 107

104 140 428

Hình 1.8 Cấu trúc khung và đa khung VC-n và TU-n mức thấp

RSOH AU-nPTR MSOH

đặt tại dòng 4 và có 9 byte

1.5.4 Cấu trúc khung STM-N

Muốn có đợc tín hiệu STM-4 cần phải sử dụng 4 tín hiệu STM-1 và ghép xen byte các tín hiệu đó nh hình 1.10a Tín hiệu STM-16 đợc hình thành bằng cách ghép xen byte 16 tín hiệu STM-1 hoặc ghép xen nhóm 4 byte tín hiệu STM-4 (hình 1.10b) Tín hiệu STM-64 thờng hình thành từ 4 tín hiệu STM-16, tuy nhiên củng có thể sử dụng hỗn hợp nhiều loại tín hiệu đồng bộ mức thấp để tạo thành tín hiệu

đồng bộ mức cao hơn

Chơng 1 : tổng quan về SDH

MUX 1/4

1.6 Quá trình ghép các luồng nhánh PDH thành khung STM-1

1.6.1 Sắp xếp luồng 2048 kbit/s vào đa khung VC-12

Mỗi đa khung VC-12 có thời hạn là 500s và chứa 140 byte, trong đó mào dầu tuyến VC-12 POH gồm 4 byte (V5, J2, Z6, K4), còn lại 136 byte dữ liệu.

Có 3 phơng pháp sắp xếp luồng 2048 kbit/s vào đa khung VC-12 là: Sắp xếp không đồng bộ, sắp xếp đồng bộ bit và sắp xếp đồng bộ byte.

 Sắp xếp không đồng bộ

Sắp xếp không đồng bộ tín hiệu 2048 kbit/s vào đa khung VC-12 nh hình 1.12 Mục đích của việc sắp xếp là chuyển đổi tín hiệu 2048 kbit/s cận dồng bộ tại đầu vào C-12 thành tín hiệu VC-12 đồng bộ, tức là đồng bộ hoá tín hiệu PDH theo tần

số đồng hồ SDH Đa khung VC-12 bao gồm 1023 bit thông tin (127 byte + 7bit), 2 bit chèn (S1 cho chèn âm và S2 cho chèn dơng), 6 bit điều khiển chèn C1 và C2, 8 bit mào đầu O, 73 bit độn cố định R dành cho phát triển dịch vụ trong tơng lai và

đông của 3 bit C để giải đồng bộ trong trờng hợp có một bit trong nhóm C1 hoặc C2

bị lỗi Giá trị các bit S1 S2 khi chèn không quy định, vì vậy máy thu không đếm các

bit chèn khi kiểm tra chẵn

 Sắp xếp đồng bộ theo bit

Trong kiểu sắp xếp này không yêu cầu chèn vì tín hiệu 2048 kbit/s đã đồng bộ với SDH Vì vậy bit S1 và S2 trong trờng hợp sắp xếp không đồng bộ tơng ứng sẽ là bit độn và bit thông tin khi sắp xếp đồng bộ theo bit Các bit điều khiển chèn C1 và C2 trở thành các bit độn cố định 1 và 0 ITU-T khuyến nghị loại bỏ ph ơng pháp này vì đây là trờng hợp đặc biệt của trờng hợp sắp xếp không đồng bộ và sử dụng cùng một bộ ghép để tiến hành sắp xếp không đồng bộ và đồng bộ theo bit mà không cần

bổ sung bất kỳ động tác xử lý nào khác

32 BYTE

R R R R R R R R N2 C1 C2 O O O O R R

32 BYTE

R R R R R R R R K4 C1 C2 R R R R R S1

31 BYTE

R R R R R R R R S2 I I I I I I I

140 Byte

500 s

I = Bit dữ liệu

O = Bit nghiệp vụ

C = Bit điều khiển chèn

16 P0 P1 chỉ thị pha của các bit báo hiệu và có cấu trúc tuỳ chọn.

Chơng 1 : tổng quan về SDH

V5

R R R R R R R R

140 Byte

R R R R R R R R J2

R R R R R R R R TS0 TS1  TS15 TS16

R R R R R R R R TS17  TS31 N2

R R R R R R R R TS0 TS1  TS15 TS16 TS17  TS31

R R R R R R R R

R R R R R R R R

K4

R R R R R R R R TS0 TS1  TS15 TS16 TS17  TS31

R R R R R R R R

1.6.2 Sắp xếp luồng 34368 kbit/s vào VC-3

Quá trình sắp xếp luồng 34368 kbit/s vào VC-3 nh hình 1.14 Khi sắp xếp tín hiệu cận đồng bộ 34368 kbit/s vào VC-3 phải sử dụng phơng pháp sắp xếp không

đồng bộ, nghĩa là sử dụng chèn dơng và chèn âm nh khi sắp xếp tín hiệu cận đồng

bộ 2048 kbit/s Mỗi khung VC-3 đợc chia làm 3 phân khung có cấu tạo nh nhau, mỗi phân khung có 3 dòng Dòng 1-3 là phân khung T1, dòng 4-6 là phân khung T2

và dòng 7-9 là phân khung T3 (hình 1.15a) Cấu tạo của mỗi phân khung nh hình 1.15b.

Dòng thứ nhất và dòng thứ hai trong mỗi phân khung cấu tạo giống nhau và trong mỗi dòng này có (22 byte + 12 bit) độn cố định R, 4 bit điều khiển chèn C1 C2 và 60 byte thông tin I Dòng thứ ba có (23 byte + 13 bit) độn cố định R, 2 bit

điều khiển chèn C1C2, 2 bit chèn S1S2 và (57 byte +7 bit) thông tin I Mỗi phân khung có 3 bit C1 dùng để điều khiển bit S1 và 3 bit C2 điều khiển bit S2.

Ch¬ng 1 : tæng quan vÒ SDH

Ch¬ng 1 : tæng quan vÒ SDH

V1 VC-12 V2 VC-12 V3 VC-12 V4 VC-12

36 byte

§a khung TU-12

VC-4 SOH

SOH AU4-PTR

P

P

P

Hình 1.20 Trình tự ghép 21 tín hiệu TU-12 vào TUG-3

1.7 Hoạt động của các loại con trỏ

1.7.1 Cấu tạo của các loại con trỏ

1.7.1.1 Cấu tạo của AU-4 PTR, AU-3 PTR và TU-3 PTR

 Cấu tạo của con trỏ AU-4: con trỏ AU-4 có 9 byte nh sau

H1 Y Y H2 1* 1* H3 H3 H3

Trong đó: Y = 1001SS11, 1* = 11111111 và SS = 10 là hai bit chỉ thị con trỏ AU-4.

 Cấu tạo của con trỏ AU-3: mỗi con trỏ AU-3 có 3 byte là H1H2H3.

 Cấu tạo của con trỏ TU-3 : mỗi con trỏ TU-3 có 3 byte là H1H2H3

Các byte H1H2H3 tham gia vào hoạt động của các con trỏ và có cấu tạo nh hình 1.21.

10 bit giá trị con trỏ Byte chèn âm Byte chèn d ơng

Hình 1.21 Cấu tạo các byte H1H2H3 của con trỏ

 NNNN: cờ số liệu mới, cho phép giá trị con trỏ thay đổi khi có sự thay đổi của tải trọng Lúc bình thờng thì 4 bit N có giá trị “0110” Nếu giá trị con trỏ thay đổi

do thay đổi tải trọng thì NNNN = 1001, nói cách khác khi NNNN = 0110 sẽ đợc diễn giải là “không cho phép”, tức là không cho phép con trỏ thay đổi giá trị Ng ợc

Chơng 1 : tổng quan về SDH

 5 bit I đảo giá trị khi chèn dơng, 5 bit D đảo khi chèn âm

 10 bit giá trị con trỏ do đó có thể có 1024 giá trị Tuy nhiên số giá trị thực tế của các con trỏ thờng thấp hơn 1024 Phạm vi chỉ thị giá trị các con trỏ AU-4 PTR, AU-

3 PTR và TU-3 PTR nh sau:

AU-4 PTR: từ 0 đến 782 AU-3 PTR: từ 0 đến 782 TU-3 PTR: từ 0 đến 764 Giá trị con trỏ AU-4 chỉ thị khoảng cách tính theo nhóm byte từ byte H3 của con trỏ này đến byte J1 của VC-4 trong khung AUG Giá trị con trỏ AU-3 chỉ thị khoảng cách tính theo nhóm byte từ byte H3 của con trỏ này đến byte J1 của VC-3 trong khung AUG Giá trị con trỏ TU-3 chỉ thị khoảng cách tính theo nhóm byte từ byte H3 của con trỏ này đến byte J1 cảu VC-3 trong khung VC-4.

1.7.1.2 Cấu tạo của các con trỏ TU-2, TU-12 và TU-11

Các con trỏ này có cấu tạo giống nhau và đều có các byte V1, V2 và V3 nh hình 1.22.

Hai bit chỉ thị loại con trỏ đợc quy định nh sau:

Đối với TU-2 PTR thì SS = 00

Đối với TU-12 PTR thì SS = 10

Đối với TU-11 PTR thì SS = 11

10 bit giá trị con trỏ Byte chèn âm Byte chèn d ơng

Hình 1.22 Cấu tạo của con trỏ TU-2, TU-12, TU-11

Các bit cờ số liệu mới NNNN và các bit ID thay đổi theo các qui định nh đã trình bày trong phần cấu tạo các con trỏ AU-4, AU-3 và TU-3.

Phạm vi chỉ thị giá trị cách con trỏ nh sau: TU-2 PTR từ 0 đến 782, TU-12 PTR

từ 0 đến 139, TU-11 PTR từ 0 đến 103 Các giá trị con trỏ TU-2, TU-12 và TU-11 chỉ thị khoảng cách tính theo byte từ byte V2 đến byte V5 của đa khung VC-n (n=11, 12, 2) trong đa khung TU-n (n=11, 12, 2) Khi tính khoảng cách này không

đếm các byte con trỏ V1, V2, V3 và byte dự trữ V4

1.7.2 Hoạt động của các loại con trỏ

Khi sắp xếp các luồng số PDH vào các VC-n tơng ứng, do sự chênh lệch về tốc

độ giữa đồng hồ trong các hệ thống PDH và đồng hồ của thiết bị SDH nên khi sắp xếp phải tiến hành chèn bit để hiệu chỉnh tốc độ bit các luồng nhánh PDH Quá trình này không liên quan đến hoạt động của các con trỏ.

Hoạt động chèn bit ở trên mới chỉ hiệu chỉnh đợc sự sai khác giữa đồng hồ PDH

và đồng hồ SDH Tuy nhiên đồng hồ giữa các hệ thống SDH vẫn cha hoàn toàn

của con trỏ Pha của khung tín hiệu VC-n trong khung ghép (khung AUG hoặc khung TU-n) đợc chỉ thị trong 10 bit giá trị con trỏ Theo qui định thì tối thiểu trong

3 khung ghép liên tiếp giá trị con trỏ không đợc thay đổi Nếu tốc độ khung tín hiệu VC-n chậm hơn tốc độ khung ghép AUG hoặc TU-n thì sự đồng chỉnh đợc tiến hành bằng cách chèn thêm các byte không mang tin vào vị trí byte mang địa chỉ 0 trong khung ghép AUG hoặc TU-n, hoặc chèn thêm byte không mang tin vào địa chỉ 26 trong đa khung ghép TU-11, địa chỉ 35 trong khung ghép TU-12, địa chỉ 107 trong khung ghép TU-2 Trờng hợp này gọi là chèn dơng, thông tin về chèn dơng đ-

ợc thể hiện đảo 5 bit I của con trỏ Máy thu nhận đợc thông tin chèn dơng này sẽ tiến hành xoá các byte đã chèn ở phía phát Giá trị con trỏ liền sau khung chèn dơng bằng giá trị con trỏ trớc khi chèn dơng cộng thêm 1.

Nếu tốc độ khung tín hiệu VC-n nhanh hơn khung ghép AUG hoặc TU-n thì sự

đồng chỉnh đợc tiến hành bằng cách xoá các byte H3 hoặc V3 của con trỏ và ghép vào đó các byte thông tin của tín hiệu ghép Trờng hợp này gọi là chèn âm, thông tin về chèn âm đợc thể hiện đảo 5 bit D của con trỏ Máy thu nhận đợc thông tin chèn âm này sẽ tách các byte đã ghép vào vị trí H3 hoăch V3 của con trỏ để xử lý

nh những byte mang thông tin khác Giá trị con trỏ liền sau khung chèn âm bằng giá trị con trỏ trớc khi chèn dơng trừ đi 1.

 Hoạt động của AU-4 PTR khi chèn dơng

Hoạt động của AU-4 PTR khi chèn dơng đợc thể hiện trong hình 1.23 Trong hình này là một đa khung AUG Bây giờ ta sẽ xét lần lợt từng khung của đa khung.

 Khung thứ nhất: Giả thiết trong khung này cha có yêu cầu chèn dơng và byte đầu tiên của VC-4 (byte J1) ghép vào nhóm byte mang địa chỉ n của khung AUG Giá trị con trỏ trong khung này bằng n (n=0  782).

 Khung thứ hai: Giả thiết trong khung này cũng cha có yêu cầu chèn dơng Byte J1 của VC-4 đợc ghép vào địa chỉ n trong khung AUG Giá trị con trỏ trong khung này bằng n.

 Khung thứ ba: Giả thiết tốc độ khung tín hiệu VC-4 chậm hơn tốc độ khung ghép AUG Trong trờng hợp này khung VC-4 phải trợt theo chu kỳ ng-

ợc trở lại so với khung ghép AUG Vì vậy phải tiến hành chèn dơng bằng cách

đảo 5 bit I và chèn 3 byte không mang tin vào địa chỉ 000 Nh vậy các byte thông tin do VC-4 cung cấp đợc ghép vào vị trí dịch sang bên phải một nhóm byte so với khi cha chèn Tức là byte J1 bây giờ đợc ghép vào địa chỉ n+1 của khung ghép AUG Giá trị con trỏ AU-4 vẫn cha thay đổi và bằng n.

 Khung thứ 4: Trong khung này không có yêu cầu chèn dơng Byte J1 của VC-4 đợc ghép vào địa chỉ n+1 của khung ghép AUG Giá trị của AU-4 PTR trong khung này bằng n+1 sẽ đợc gửi đi

Hình 1.23 Hoạt động của AU-4 PTR khi chèn d ơng

 Hoạt động của AU-4 PTR khi chèn âm

Hoạt động của con trỏ AU-4 khi chèn âm đợc minh hoạ nh hình 1.24 Tơng tự

nh hoạt động chèn dơng, xét đa khung gồm 4 khung AUG:

 Khung thứ nhất: Trong hkung này cha có yêu cầu chèn âm Giả thiết byte

đầu tiên của VC-4 (bye J1) đợc ghép vào địa chỉ n của khung ghép AUG nên giá trị của AU-4 PTR bằng n.

 Xét khung thứ hai: Trong khung này cũng cha có yêu cầu chèn âm Byte J1 của VC-4 đợc ghép vào địa chỉ n trong khung ghép AUG Giá trị con trỏ trong khung này bằng n.

 Khung thứ ba: Trong khung này do tốc độ khung tín hiệu VC-4 nhanh hơn tốc độ khung ghép AUG Trong trờng hợp này khung VC-4 tiến theo chu kỳ

về phía trớc so với khung ghép AUG Vì vậy phải tiến hành đồng chỉnh bằng cách chèn âm Trớc hết con trỏ đảo 5 bit D và sau đó xoá 3 byte H3 và ghép vào đó 3 byte mang tin của VC-4 Nh vậy các byte thông tin do VC-4 cung cấp đợc ghép vào vị trí dịch sang bên trái một nhóm byte so với khi cha chèn Byte J1 bây giờ đợc ghép vào địa chỉ n-1 của khung ghép AUG Giá trị con trỏ AU-4 vẫn cha thay đổi và bằng n.

 Khung thứ 4: Trong khung này không có yêu cầu chèn âm Byte J1 của VC-4 đợc ghép vào địa chỉ n-1 của khung ghép AUG nên giá trị mới của AU-

4 PTR bằng n-1 sẽ đợc gửi đi

Hình 1.24 Hoạt động của AU-4 PTR khi chèn âm

 Hoạt động của TU-3 PTR khi chèn dơng

Hoạt động của TU-3 PTR khi chèn dơng nh hình 1.25 Xét một đa khung

VC-4, trong khung VC-4 có 3 con trỏ TU-3 hoạt động độc lập với nhau Giả thiết chỉ con trỏ TU-3 thứ hai hoạt động.

 Xét khung thứ nhất: Giả thiết trong khung này không có yêu cầu chèn

d-ơng, byte J1 của VC-3 #2 ghép vào byte giữa của nhóm byte mang địa chỉ n Giá trị của con trỏ TU-3 #2 bằng n.

 Xét khung thứ hai: Trong khung này cũng cha có yêu cầu chèn dơng nên byte J1 của VC-3 #2 vẫn ghép vào byte giữa của nhóm byte mang địa chỉ n Giá tri con trỏ TU-3 #2 bằng n.

 Xét khung thứ ba: Do tốc độ khung tín hiệu VC-3 #2 chậm hơn tốc độ khung ghép TU-3 nên VC-3 #2 trợt lùi lại theo chu kỳ so với khung ghép TU-

3 Xảy ra chèn dơng trong khung này Trớc hết TU-3 PTR #2 đảo các bit I, liền sau đó chèn một byte không mang thông tin vào vị trí byte giữa của nhóm byte mang địa 0 Byte J1 của VC-3 #2 bây giờ đợc ghép vào byte giữa của nhóm byte mang địa chỉ n+1.

Hình 1.25 Hoạt động của TU-3 PTR khi chèn d ơng

 Xét khung thứ t: Trong khung này không có yêu cầu chèn dơng Byte J1 của VC-3 #2 đợc ghép vào byte giữa của nhóm byte mang địa chỉ n+1 Giá trị của TU-3 PTR #2 bằng n+1 đợc gửi đi

 Hoạt động của TU-3 PTR khi chèn âm

Hình 1.26 là đa khung VC-4 dùng để minh hoạ hoạt động của TU-3 PTR khi chèn âm Do 3 con trỏ TU-3 trong khung VC-4 hoạt động độc lập nhau nên giả thiết rằng chỉ có con trỏ TU-3 #2 hoạt động Xét lần lợt từng khung trong đa khung VC-4.

 Xét khung thứ nhất: trong khung này cha có yêu cầu chèn âm Giả thiết byte J1 của VC-3 #2 đợc ghép vào byte giữa của nhóm byte mang địa chỉ n Giá trị của TU-3 PTR#2 bằng n.

 Xét khung thứ hai: Trong khung này cũng cha có yêu cầu chèn âm Byte J1 của VC-3 #2 ghép vào địa chỉ n Giá trị của TU-3 PTR #2 bằng n

Hình 1.26 Hoạt động của TU-3 PTR khi chèn âm

 Xét khung thứ ba: Do tốc độ khung tín hiệu VC-3 #2 nhanh hơn tốc độ khung ghép TU-3 nên VC-3 #2 tiến theo chu kỳ về phía trớc so với khung ghép TU-3, vì vậy phải chèn âm Trớc tiên đảo 5 bit D của TU-3 PTR #2, liền sau đó ghép một byte mang thông tin của tín hiệu VC-3 #2 vào vị trí byte H3 ở giữa đã bị xoá Giá trị của TU-3 PTR #2 bằng giá trị con trỏ khi cha chèn trừ

đi một và bằng n-1 đợc gửi đi.

 Xét khung thứ t: Khung này không có yêu cầu chèn âm Byte J1 của VC-3

#2 đợc ghép vào byte giữa của nhóm byte mang địa chỉ n-1, vì vậy giá trị của TU-3 PTR #2 bằng n-1.

 Hoạt động của TU-2 PTR, TU-12 PTR và TU-11 PTR

Hoạt động của các con trỏ TU-2, TU-12, và TU-11 đều giống nhau, vì vậy chỉ xét hoạt động của con trỏ TU-2, hình1.27 và hình 1.8 minh hoạ hoạt động của TU-2 PTR khi chèn.

 Hoạt động bình thờng: Khi hoạt động bình thờng thì byte V5 của đa khung VC-2 đợc ghép vào byte mang địa chỉ n của đa khung TU-2 Giá trị của TU-2 PTR chỉ thị khoảng cách tính theo byte từ byte V2 đến byte V5 của đa khung VC-2 và bằng n.

Hình 1.27 Hoạt động của TU-2 PTR

 Hoạt động khi chèn dơng: Nếu tốc độ đa khung VC-2 chậm hơn tốc độ đa khung TU-2 thì đa khung VC-2 trợt lùi theo chu kỳ so với đa khung ghép TU-

2 nên xẩy ra chèn dơng Trớc tiên đảo các bit I, sau đó chèn một byte không mang thông tin vào vị trí liền sau byte V3 (byte 107) Trong đa khung có chèn dơng thì byte V5 của đa khung VC-2 đợc ghép vào vị trí byte mang địa chỉ n+1 nên giá trị của TU-2 PTR bằng n+1.

 Hoạt động khi chèn âm: Nếu tốc độ đa khung VC-2 nhanh hơn tốc độ đa khung TU-2 thì đa khung VC-2 tiến theo chu kỳ về phía trớc so với đa khung ghép TU-2 nên xảy ra chèn âm Trớc tiên đảo các bit D và sau đó ghép một byte thông tin vào vị trí byte V3 vừa bị xoá Trong đa khung có chèn âm thì byte V5 của đa khung VC-2 đợc ghép vào byte mang địa chỉ n-1 nên giá trị của TU-2 PTR bằng n-1

1.7.3 Xử lý con trỏ tại phía thu

Khi máy thu nhận đợc ít nhất 3 trong số 5 bit I đảo sẽ xoá các byte chèn dơng, còn nếu nhận dợc ít nhất 3 trong số 5 bit D đảo thì các byte chèn âm sẽ đ ợc xử lý

nh những byte mang thông tin khác Trong thông tin SDH khi tách một số luồng nhánh từ luồng STM-N thì không phải tách trình tự từ cao đến thấp nh trong thông tin PDH Muốn tách một luồng nhánh nào đó thì chỉ cần xử lý con trỏ của luồng nhánh ấy và sẽ biết đợc vị trí các byte của luồng ấy trong khung ghép và tách chúng một cách trực tiếp

Trong chơng này sẽ đề cập đến các cấu hình trong mạng SDH và đặc biệt là cấu hình vòng Ring với các hoạt động chuyển mạch bảo vệ khi có sự cố xảy ra trên đ- ờng truyền, cấu tạo và quá trình truyền nhận các tín hiệu quản lý bảo dỡng, phơng pháp đồng bộ và quản lý các nút mạng SDH

2.1 Các cấu hình mạng SDH

2.1.1 Cấu hình hở

ã Cấu hình điểm nối điểm

Trong cấu hình này mạng chỉ có hai thiết bị đầu cuối TE kết nối với nhau trực tiếp hoặc qua các trạm lặp REG Đây là cấu hình mạng đơn giản nhất (hình 2.1).

Hình 2.1 Cấu hình điểm nối điểm

Giao diện các luồng nhánh đợc bố trí về một phía và giao diện tổng hợp bố trí

về phía kia để kết nối với trạm khác Tuỳ thuộc vào dung lợng ghép của TE để bố trí các luồng nhánh thích hợp.

ã Cấu hình đa điểm

Trong cấu hình này ngoài hai trạm đầu cuối còn có thêm ít nhất là một trạm xen

rẽ ADM (hình 2.2) Tuỳ thuộc vào kết nối tại các trạm ADM mà nó còn đ ợc phân chia thành mạng chuỗi và mạng phân nhánh

Chơng 2 : hệ thống truyền dẫn SDH

Các trạm đầu cuối có cấu trúc và chức năng giống nh trong cấu hình điểm nối

điểm Các trạm ADM có các giao diện tổng hợp để kết nối với các trạm ADM khác hoặc với trạm đầu cuối, các giao diện luồng nhánh để tách các luồng nhánh từ tín hiệu STM-N và xen các luồng nhánh vào tín hiệu STM-N Tại trạm đầu cuối truy nhập các luồng nhánh ở mức nào thì tại các trạm ADM có thể tách luồng nhánh ở mức ấy.

Trong cấu hình này có thể dùng hoặc 1 sợi quang làm việc, một sợi quang bảo

vệ và gọi là mạng vòng hai sợi, một hớng; hoặc có bốn sợi trong đó hai sợi làm việc

và hai sợi bảo vệ và gọi là mạng vòng 4 sợi hai hớng … đã đ Ưu điểm nổi bật của cấu hình mạng này so với cấu hình hở là khả năng tự phục hồi khi nút mạng hay đờng dây bị sự cố mà không cần sự can thiệp từ bên ngoài

Ngoài hai loại cấu hình cơ bản trên thì ta có thể kết hợp chúng với nhau để tạo thành cấu hình mạng hỗn hợp sử dụng cho các mạng dung lợng rất lớn (backbone), trong cấu hình mạng này tại các nút thờng sử dụng các thiết bị đấu nối chéo số độc lập.

2.2 Tín hiệu quản lý và bảo dỡng

2.2.1 Cấu trúc SOH trong khung STM-N

Các tín hiệu nghiệp vụ sử dụng để quản lý, bảo dỡng, giám sát các đoạn lặp và

đoạn ghép ký hiệu là SOH Các tín hiệu nghiệp vụ sử dụng để quản lý, bảo d ỡng và giám sát các luồng nhánh đợc ký hiệu là POH.

A1 A1 A1 A2 A2 A2 J0 B1 RF1 RF2 E1 RF F1 D1 RF3 RF D2 RF D3

AU-3/AU-4 PTR B2 B2 B2 K1 K2

D10 D11 D12 S1 Z1 Z1 Z2 Z2 M1 E2

D10 D11 D12 S1 Z1 Z1 Z2 Z2 M1 E2

: C¸c byte dµnh cho sö dông quèc gia

& Z0: C¸c byte dµnh cho tiªu chuÈn ho¸ quèc tÕ trong t ¬ng lai

H×nh 2.5 SOH trong khung STM-4

A1 A1 A1 A1 A1 A1 A2 A2 A2 A2 A2 A2 J0 Z0

AU-3/ AU-4 PTR B2 B2 B2 B2 B2 B2 K1

Hình 2.7 SOH trong khung STM-64

SOH trong khung STM-4 có 9 dòng và 36 cột, chứa đủ 12 byte A1, 12 byte A2,

12 byte B2 Các byte khác chỉ xuất hiện một lần trong STM-1 #1.

SOH trong khung STM-16 có 9 dòng và 144 cột, chứa đủ 48 byte A1, 48 byte A2, 48 byte B2 Các byte khác chỉ xuất hiện một lần trong STM-1 #1.

SOH trong khung STM-64 có 9 dòng và 576 cột, trong đó có 192 byte A1, 192 byte A2, 192 byte B2 Các byte khác chỉ có mặt trong STM-1 #1.

Vị trí của mỗi byte SOH của STM-1 #n (n=1 đến N) trong khung STM-N đợc

đặc trng bởi toạ độ có 3 thông số S (a, b, c) trong đó:

a: là số thứ tự dòng thuộc byte đang xét trong khung STM-1

b: là chỉ số cột của byte đang xét thuộc khung STM-1 #n trong khung STM-N

và đợc xác định theo biểu thức: b = N x (i-1) + n

Trong đó i là chỉ số cột của byte SOH đang xét trong STM-1 (bằng 1 đến 9), n là

số thứ tự của STM-1 thành phần chứa byte đang xét trong khung STM-N Biểu thức trên sẽ đợc sử dụng để xác định toạ độ các byte SOH trong khung STM-4, 16 và 64.

2.2.2 Tín hiệu quản lý và bảo dỡng đoạn lặp RSOH

Các byte RSOH đợc ghép vào dòng 1 đến dòng 3 thuộc cột 1 đến 9 của khung STM-N Chức năng của các byte nh sau:

 A1 và A2: Các byte đồng bộ khung

A1 = 11110110, A2 = 001001000 Từ mã đồng bộ khung của khung STM-N gồm 3N x A1 byte và tiếp theo là 3N x A2 byte.

 J0: Định tuyến đoạn lặp

Byte này trớc đây ký hiệu là C1 dùng để xác định vị trí các khung STM-1 trong khung STM-N Do đó C1 của STM-1 #1 nhận giá trị 0000 0001, trong khi đó C1

.

nó thành chức năng nhận dạng STM-1

 Z0: Byte dự trữ

Byte này dành cho tiêu chuẩn hoá quốc tế trong tơng lai.

 B1 đợc ký hiệu là BIP-8: Kiểm tra đoạn lặp

Phơng pháp tính giá trị các bit của byte B1 đợc minh hoạ nh hình 2.8 Byte này dùng để kiểm tra lỗi khối các đoạn lặp Giá trị của 8 bit trong byte B1 của khung STM-1 hiện tại trớc khi trộn đợc tính toán dựa vào khung STM-1 trớc đó sau khi trộn Giá trị các bit của byte B1 đợc tính toán nh sau: Đem các bit thứ nhất của các byte trong khung STM-1 trớc đó cộng lại, nếu tổng số là số chẵn thì bit thứ nhất của B1 trong khung STM-1 hiện tại bằng 0, nếu tổng là số lẻ thì bit thứ nhất của B1 bằng 1 Các bit còn lại cũng đợc tính toán tơng tự

Byte này truyền tín hiệu thoại từ trạm lặp đến các trạm khác trong quá trình quản lý, giám sát và bảo dỡng hệ thống Byte E1 đợc truy nhập tại các trạm lặp và các trạm ghép, nơi có các kết nối thoại với bộ CODEC PCM Kênh EOW th ờng đợc

sử dụng trong các hệ thống đờng trục

 F1: Kênh ngời sử dụng

Cung cấp một kênh thoại hoặc truyền số liệu tạm thời khi bảo dỡng hệ thống.

 D1, D2, D3: Kênh truyền số liệu đoạn lặp

3 byte này sẽ tạo thành kênh truyền số liệu 192 kbit/s từ trạm lặp đến các trạm khác Kênh RS-DCC thờng đợc dùng để truyền số liệu trong nội bộ hệ thống nhằm mục đích giám sát và quản lý các hệ thống có các trạm lặp Kênh này đợc sử dụng hay không là do phần điều khiển quyết định.

 RF: Các byte dùng cho vi ba số SDH

3 byte đầu tiên RF1, RF2, RF3 có thể sử dụng nh sau:

- RF1 gồm 8 bit bố trí nh dới dây.

4 bit FFK dùng để nhận dạng từng chặng trong tuyến Các bit này đảm bảo cho

bộ giải điều chế làm việc đúng với tín hiệu phát đi từ bộ điều chế tơng ứng Bit MSI chỉ thị mất tín hiệu băng gốc tại bộ điều chế Bit DM dùng cho điều khiển công suất phát tự động Hai bit cuối hiện tại cha sử dụng vào mục đích gì

- RF2 gồm 8 bit đợc bố trí nh sau:

Byte RF2 dùng để xử lý lỗi gồm bit PAR là bit kiểm tra chẵn để giám sát lỗi của byte RF2 và 7 bit LFI để chỉ thị lỗi đờng truyền Vị trí các bit LFI để ghép các bit lỗi do bộ sửa lỗi trớc phát hiện nhng cha đợc sửa lỗi

- RF3 dùng cho chuyển mạch bảo vệ

Các byte RF khác dự trữ cho phát triển dịch vụ vô tuyến.

2.2.3 Tín hiệu quản lý và bảo dỡng đoạn ghép MSOH

Các byte quản lý và bảo dỡng các đoạn ghép đặt tại dòng 4 đến dòng 9 thuộc cột 1 đến cột 9N của khung STM-N Các byte này đợc truy nhập và kết cuối tại các trạm ghép và truyền thông suốt qua các trạm lặp.

 B2 ký hiệu là BIP-Nx24: Kiểm tra lỗi khối đoạn ghép

Các byte B2 có chức năng giám sát lỗi khối của luồng STM-N (luồng tổng) thuộc các đoạn ghép theo phơng pháp kiểm tra chẵn Muốn tính toán giá trị các bit của B-Nx24 trong khung STM-N hiện tại phải căn cứ vào giá trị của các bit trong khung STM-N trớc đó Phân chia khung STM-N trớc đó thành từng khối 24xN bit

và tiến hành đếm tổng của các bit Nếu tổng các bit thứ nhất của các byte trong khung STM-N trớc đó là số chẵn thì bit thứ nhất của BIP-Nx24 bằng 1 Tiếp tục tính toán cho đến bit 24xN Các trạm ghép kiểm tra từng bit nếu phát hiện thấy tổng

Chơng 2 : hệ thống truyền dẫn SDH Hai byte này đợc sử dụng để truyền báo hiệu và lệnh chuyển mạch bảo vệ tự

động đoạn ghép và một số báo hiệu khác Cấu trúc của K1, K2 nh hình 2.9.

Mức u tiên 0: Thấp 1: Cao

Mức yêu cầu 111: Chuyển mạch bắt buộc

Trạng thái 111: AIS đoạn 110: RDI xxx: Chuyển mạch do suy giảm chất l ợng yyy: Chuyển mạch do mất tín hiệu

Trạng thái 111: AIS đoạn 110: RDI

Nhận dạng kênh Nhận dạng nút K2

Các bit 6, 7, 8 của byte K2 dùng để chỉ thị sự cố đầu xa RDI (110) hoặc chỉ thị AIS đoạn ghép (111) của cấu hình đờng thẳng Còn trong cấu hình Ring 3 bit này còn có thêm chức năng chỉ thị chuyển mạch do suy giảm chất lợng tín hiệu hoặc mất tín hiệu Bốn bit cuối của byte K1 và 4 bit đầu của byte K2 đều có chức năng nhận dạng kênh trong cấu hình đờng thẳng hoặc nhận dạng node trong cấu hình Ring Đây cũng chính là lý do tại sao về mặt lý thuyết trong mỗi vòng Ring đơn chỉ

có tối đa 16 node.

9 byte này tạo thành kênh truyền số liệu 576 kbit/s giữa các trạm ghép Nó cũng

có thể đợc sử dụng để truyền thông tin giữa các phần tử của mạng quản lý viễn thông (TMN)

 S1: Trạng thái đồng bộ

Sử dụng bit 5 đến bit 8 của byte này để truyền thông báo trạng thái đồng bộ, cụ thể là chỉ thị các mức chất lợng Q của đồng hồ của trạm này truyền tới trạm khác Các mức chất lợng Q nh bảng 2.2 sau.

 M1: chỉ thị lỗi đầu xa đoạn ghép (MS-REI)

M1 chỉ thị lỗi đầu xa trong BIP-Nx24 khi lần lợt kiểm tra từng bit trong từ mã này Cấu tạo của M1 trong các khung STM-N (N=1, 4, 16, 64) lần lợt nh trong bảng 2.3a, 2.3b, 2.3c, 2.3d.

 E2: Kênh thoại nghiệp vụ

E2 dùng để thiết lập kênh thoại 64 kbit/s giữa các trạm ghép Các trạm lặp không truy nhập đợc byte này.

Bảng 2.3 Cấu trúc byte M1 trong khung tín hiệu STM-N (N=1, 4, 16, 64)

Bảng 2.3a (STM-1) Bảng 2.3b (STM-4)Mã M1 (7bit)

2 3 4 5 6 7 8 Diễn giải ý nghĩa Mã M1 (7bit) 2 3 4 5 6 7 8 Diễn giải ý nghĩa

1 khối bị lỗi

0 khối bị lỗi

0 khối bị lỗi

1 1 0 0 0 0 0

1 1 0 0 0 0 1

4 khối bị lỗi

0 khối bị lỗi

16 khối bị lỗi

0 khối bị lỗi

0 khối bị lỗi

1 0 0 0 0 0 0 0

1 0 0 0 0 0 0 1

1 0 0 0 0 0 1 0

.

64 khối bị lỗi

0 khối bị lỗi

0 khối bị lỗi

0 khối bị lỗi

2.2.4 Tín hiệu quản lý và bảo dỡng tuyến VC-2/ VC-1

Tín hiệu quản lý và bảo dỡng tuyến VC bậc thấp gồm các byte V5, J2, N2, và K4 Byte J5 là byte đầu tiên của đa khung VC-2/ VC-1 và vị trí của nó trong đa khung TU-2/ TU-1 đợc chỉ thị trong 10 bit giá trị con trỏ Vị trí các byte này

nh hình vẽ 2.7 Cấu tạo và chức năng của chúng nh sau:

 Byte V5: Byte V5 gồm các chức năng nh kiểm tra lỗi bit, nhãn tín hiệu và chỉ thị trạng thái của tuyến VC-2 hoặc VC-1 Sắp xếp các bit trong byte V5 nh bảng 2.4.

Bảng 2.4 Cấu trúc byte V5 BIP-2

1 2

REI 3

RFI 4

Nhãn tín hiệu

5 6 7

RDI 8

BIP-2: Từ mã kiểm tra lỗi khối tuyến VC-2/ VC-1

REI : Chỉ thị lỗi đầu xa

RFI : Chỉ thị mất tín hiệu thu đầu xa

RDI : Chỉ thị sự cố đầu xa.

Tính toán bit thứ nhất b1 trong đa khung VC-2/ VC-1 hiện tại bằng cách cộng các bit lẻ (1, 3, 5, 7) trong các byte của đa khung VC-2/ VC-1 trớc đó Nếu tổng là

số chẵn thì b1 = 0 và tổng là số lẻ thì b1 = 1.

Tính toán bit thứ hai b2 trong đa khung VC-2/ VC-1 cũng thực hiện t ơng tự bằng cách cộng tất cả các bit chẵn (2, 4, 6, 8) của các byte trong đa khung VC-2/ VC-1 trớc đó, nếu tổng là số chẵn thì b2 = 0, còn nếu là số lẻ thì b2 = 1 Tại điểm kết cuối VC-2/ VC-1 kiểm tra BIP-2 nếu phát hiện thấy tổng các bit là số lẻ thì xác nhận khối bị lỗi, còn nếu tổng chẵn thì xác nhận khối không có lỗi

 REI: VC-2/ VC-1 đầu xa kiểm tra BIP-2 nếu phát hiện có lỗi thì đặt bit thứ 3

của V5 bằng 1 và gửi về cho VC-2/ VC-1 trạm gốc Nếu không có lỗi thì bit này bằng không

 RFI: Khi tín hiệu thu VC-2/ VC-1 đầu xa bị mất thì cài đặt bit thứ 4 của V5

bằng 1 và gửi trở về cho VC-2/ VC-1 trạm gốc.

 RDI: Khi đầu thu của tuyến bậc thấp nhận đợc AIS hoặc mất tín hiệu thì cài đặt

bit thứ tám của V5 bằng 1 và gửi trở về cho VC-2/ VC-1 trạm gốc.

 Byte định tuyến J2: Byte này truyền mã nhận dạng điểm truy nhập tuyến bậc thấp để máy thu nhận biết và tiếp tục chuyển thông tin đến máy phát đã đợc chỉ

định trớc Mã nhận dạng đợc truyền liên tiếp trong 16 khung VC-2/ VC-1 tơng tự

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

Không trang bị

Có trang bị Sắp xếp không đồng bộ Sắp xếp đồng bộ bit Sắp xếp đồng bộ byte

Dự trữ cho phát triển Tín hiệu đo thử O.181 (TSS4) VC-AIS

 Byte điều hành mạng N2: Byte này có chức năng giám sát nối chuyển tiếp

(TCM) ở mức VC-2, VC-12, VC-11 Cấu trúc byte N2 nh bảng 2.6 sau:

Bảng 2.6 Cấu trúc byte N2

Chơng 2 : hệ thống truyền dẫn SDH Bit 3 phát cố định “1” Điều này nhằm đảm bảo N2 không phát đi một dãy 8 bit 0.

Bit 4 hoạt động nh bộ chỉ thị AIS đến.

Bit 5 chỉ thị các khối bị lỗi do nối chuyển tiếp.

Bit 6 chỉ thị các khối bị lỗi trong luồng ra VC-n.

Bit 7 và 8 hoạt động trong đa khung 76 khung để:

- Nhận dạng điểm truy nhập của nối chuyển tiếp, thông báo TC-APId đợc truyền đi.

- Chỉ thị trong tín hiệu nối chuyển tiếp đầu gần có sự cố và thông báo RDI đợc chuyển tới đầu xa.

TC Chỉ thị TUTC AIS đã xen vào trong luồng nối chuyển tiếp do không hoàn hảo trớc hoặc trong khi nối chuyển tiếp và thông báo ODI đợc chuyển tới đầu xa.

- Dự trữ cho phát triển trong tơng lai:

Đa khung 76 khung của bit 7 và bit 8 nh trong bảng 2.7 sau đây

Bảng 2.7 Cấu trúc bit b7 và bit b8 trong đa khung 76 khung

1-8 Tín hiệu đồng bộ: 1111111111111110 9-12 Byte TC-APId #1[1C1C2C3C4C5C6C7]

13-16 Byte TC-APId #2[0XXXXXXX]

17-20 Byte TC-APId #3[0XXXXXXX]

.

65-68 Byte TC-APId #15[0XXXXXXX]

2.2.5 Tín hiệu quản lý và bảo dỡng tuyến VC-3 và VC-4

 Định tuyến J1: J1 là byte đầu tiên của các con-te-nơ ảo bậc cao (VC-3 hoặc

VC-4), vị trí của nó trong đa khung ghép đợc chỉ thị trong 10 bit giá trị con trỏ

TU-3, AU-3 hoặc AU-4 Byte J1 truyền tín hiệu nhận dạng điểm truy nhập tuyến bậc cao

 BIP-8 (B3): Byte này dùng để kiểm tra lỗi khối tuyến VC-n bậc cao Tính toán

8 bit trong BIP-8 tơng tự nh cách tính toán từ mã kiểm tra chẵn khác.

 Kênh ngời sử dụng F2, F3: Những byte này dành cho thông tin liên lạc giữa các trạm của tuyến phục vụ cho bảo dỡng.

trạng thái và chất lợng của tuyến song công tại đầu cuối hoặc tại điểm bất kỳ dọc tuyến Chức năng các bit của G1 đợc quy định nh sau:

Bit 1 đến 4 chỉ thị lỗi đầu xa (REI) khi kiểm tra byte B3, 9 giá trị đầu tiên của 4 bit chỉ thị cho 0-8 lỗi, 7 giá trị còn lại chỉ thị không có lỗi RDI là chỉ thị đầu xa của tuyến VC-3/ VC-4 có sự cố và gửi thông báo này ngợc về cho trạm gốc ý nghĩa của

 Nhãn tín hiệu C2: C2 sử dụng để chỉ thị thành phần của tải trọng trong VC-n

bậc cao hoặc chỉ thị các trạng thái bảo dỡng của VC-n bậc cao Mã C2 nh bảng 2.9.

Bảng 2.9 Chức năng của byte C2Các bit

b1 b2 b3 b4

Các bit b5 b6 b7 b8

 Byte chỉ thị đa khung H4:

Byte H4 trong VC-3 POH và VC-4 POH có liên quan đến các luồng nhánh bậc thấp khi ghép các luồng nhánh này vào VC-3 hoặc VC-4 Hai bit cuối của byte H4

Chơng 2 : hệ thống truyền dẫn SDH XXXXXX10 ghép vào cột POH khung 2 có các byte con trỏ V2

XXXXXX11 ghép vào cột POH khung 3 có các byte con trỏ V3

 Kênh chuyển mạch bảo vệ tự động (APS) K3: 4 bit đầu tiên (b1-b4) của byte

K3 đợc sử dụng truyền báo hiệu APS tại mức VC-4/ VC-3 Các bit còn lại dự trữ cho phát triển trong tơng lai.

Hình 2.10 Sử dụng byte H4 chỉ thị đa khung VC-3/VC-4

 Byte dành cho điều hành mạng N1:

Byte N1 có chức năng giám sát nối chyển tiếp (TCM) các VC-n bậc cao, chức năng các bit của byte này nh bảng 2.10.

Bảng 2.10 Chức năng các bit của byte N1

 Bit 5 chỉ thị các khối bị lỗi khi nối chuyển tiếp (TC-REI)

 Bit 6 chỉ thị các khối bị lỗi trong luồng ra VC-n.

Bit 7 và 8 có chức năng chỉ thị điểm truy nhập của luồng nối chuyển tiếp

(TC-xa Ngoài các chức năng trên thì hai bit b7 và b8 còn có thể dự trữ cho phát triển trong tơng lai Cấu trúc b7-b8 của byte N1 hoàn toàn giống cấu trúc b7-b8 của byte N2.

Bảng 2.11 Cấu trúc 4 bit IEC của byte N1

2.2.6 Sơ đồ truyền tín hiệu bảo dỡng

Sơ đồ truyền tín hiệu bảo dỡng mạng thông tin SDH nh hình 2.11 sau đây:

LOVC HOVC LT REG LT HOVC LOVC

MUX

Thiết bị đầu cuối Phát Thu

Hình 2.11 Sơ đồ truyền tín hiệu bảo d ỡng

AIS

LOF AIS AIS RDI(FERF)

REI(FEBE)

LOF AIS AIS

REI(FEBE)

REI(FEBE)

BIP-8 BIP-8

BIP-24N BIP-8

BIP-2

LOS LOF AIS RDI(FERF)

LOS LOF

Tuyến bậc thấp Tuyến bậc cao Đoạn ghép Đoạn lặp Đoạn lặp

Chơng 2 : hệ thống truyền dẫn SDH Trong thiết bị đầu cuối có các khối VC-n bậc thấp LOVC và bậc cao HOVC, khối đầu cuối đờng LT Cự ly từ trạm lặp REG đến trạm lặp gần nhất, hoặc từ trạm lặp đến LT gần nhất đợc gọi là đoạn lặp Cự ly từ LT đến LT gần nhất gọi là đoạn ghép Cự ly từ điểm truy nhập tín hiệu VC-3 hoặc VC-4 đến điểm rẽ gần nhất của tín hiệu này gọi là tuyến bậc cao Cự ly từ điểm truy nhập VC-2, VC-12 hoặc VC-

11 đến điểm rẽ gần nhất của các tín hiệu này gọi là tuyến bậc thấp

Trong các đoạn lặp, đoạn ghép và trong các tuyến đều có các tín hiệu bảo d ỡng

và các cảnh báo tơng ứng Các cảnh báo đợc chia làm hai nhóm: Nhóm thứ nhất truyền cùng hớng và nhóm thứ hai truyền ngợc hớng (hay cảnh báo xa).

2.3 Chuyển mạch bảo vệ trong mạng SDH

Trong mạng SDH cấu hình mạng vòng là cấu hình an toàn nhất vì nó có cả chuyển mạch bảo vệ tuyến và chuyển mạch bảo vệ đờng Vì vậy sau đây ta chỉ xét chuyển mạch bảo vệ trong các mạng vòng.

2.3.1 Chuyển mạch bảo vệ tuyến

Hoạt động chuyển mạch đợc thực hiện tại các nút kết cuối tuyến Hình 2.12 minh hoạ hoạt động chuyển mạch bảo vệ tuyến trong mạng vòng một hớng 2 sợi Trong mạng này sử dụng một sợi quang để truyền tín hiệu lúc bình thờng, hớng truyền theo chiều kim đồng hồ Sợi thứ hai dùng cho dự phòng khi có sự cố Giả thiết ta có tuyến thông tin từ A đến D và khi cáp bị đứt trong đoạn BC thì nút D tiến hành chuyển mạch để đa lu lợng trên sợi bị đứt sang sợi dự phòng.