Xây dựng hệ thống nhúng (phần 2) pps

NNTu Hệ Thống Nhúng Spring 2008 3Sơ đồ - ký hiệu phần cứng thiết kế cho ứng dụng nhúng cần để thiết kế phần mềm... NNTu Hệ Thống Nhúng Spring 2008 5Sơ đồ - ký hiệu: Sơ đồ khối LCD

Trang 2

NNTu Hệ Thống Nhúng (Spring 2008) 2

Trang 3

Sơ đồ - ký hiệu phần cứng

thiết kế cho ứng dụng

nhúng cần để thiết kế phần mềm

Trang 4

Sơ đồ - ký hiệu phần cứng

Trang 5

Sơ đồ - ký hiệu: Sơ đồ khối

LCD

KB UART3

1-Wire µ-Wire

McBSP1 I2C Camera

LCD

Touchscreen McBSP2

Digicam

TV Encoder

Trang 6

Sơ đồ - ký hiệu: Sơ đồ khối

Application Subsystem

Modem Subsystem

GSM/EDGE/

WCDMA/HSDPA

RF Transceiver

Power Controller

FastIrDA

Driver

and Diodes

Direct USIM Interface

Nearfield

NOR Flash DDR SDRA NAND Flash

SIM Card

MMC/SD

Card

Trang 7

Sơ đồ - ký hiệu: Sơ đồ mạch

Trang 8

Trang 9

74HCT4051

VIN 1

WR/RDY 6

MODE 7 RD 8 CS 13

+VREF 12 -VREF 11

DB0 2DB1 3DB2 4DB3 5DB4 14DB5 15DB6 16DB7 17INT 9OFL 18VDD

20 VSS 19

AD7821

+3.3.V +5V

7

6

5

4

IR LSB 1

2

3

IR MSB 8

MUX LSB 9MUX 10MUX MSB 11

GPIO

DIR 2 OE 22 VCCB 23 VCCB 24

A1 3 A2 4 A3 5 A4 6 A5 7 A6 8 A7 9 A8 10

B1 21B2 20B3 19B4 18B5 17B6 16B7 15B8 14

74LVC4245/SO

DIR 2 OE 22 VCCB 23 VCCB 24

A1 3 A2 4 A3 5 A4 6 A5 7 A6 8 A7 9 A8 10

B1 21B2 20B3 19B4 18B5 17B6 16B7 15B8 14

74LVC4245/SO

D1 IR

D2 IR

D3 IR

D4 IR

D5 IR

D6 IR

D7 IR

D8 IR

Trang 10

Trang 11

Sơ đồ - ký hiệu: Sơ đồ kết nối

chính và phụ trong bản mạch hoặc trong chip

Trang 12

Trang 13

Trang 14

LCD

Output

Input

Trang 15

Trang 16

Sơ đồ - ký hiệu: Sơ đồ luận lý

các cổng logic

Trang 17

Sơ đồ - ký hiệu: Lược đồ thời gian

thay đổi ngõ vào/ra của mạch

phần cứng và Datasheet của các chip

Trang 18

Chuyển mức lên Chuyển mức lên

ngõ vào không ảnh hưởng

Ký hiệu

Trang 19

Lược đồ thời gian: ràng buộc T

enq

ack

20 ns

Trang 20

Lược đồ thời gian: ràng buộc T

Trang 21

Trang 22

Trang 23

Mô hình hệ thống

Trang 24

Mô hình Von Neumann

CPU

Program + Data

Address Bus Data Bus

Memory

Von Neumann

CPU

Program Address Bus

Data Bus

Harvard

Memory

Data Address Bus

Trang 25

Mô hình Von Neumann

Trang 26

Hệ điều hành / MiddleWare

Trang 27

Mô hình hệ thống nhúng

Application System Call Interface

VFS

Network Subsystem Buffer Cache

Network D/D Block D/D

Character D/D

Device Interface Hardware

Application

area

Kernel area

Hardware

Application System Call Interface

VFS

Network Subsystem Buffer Cache

Network D/D Block D/D

Character D/D

Device Interface Hardware

Application

area

Hardware

Trang 28

Sơ đồ khối tổng quan của ES

Trang 29

Sơ đồ khối tổng quan của ES

Trang 30

Mô hình thực tế

Trang 31

Trang 32

Trang 33

Trang 34

Ethernet1

Download Cable Power Cable Ethernet Cable Ethernet2

EX_IO

BlueTooth GPS

Audio

UART

FPGA

USB1.1 VGA

Power

PXA255-400MHz

Keypad Camera

Sensor

Trang 35

Trang 36

Thành phần của board hệ thống

PXA255

LCDController PWM

SPIPort

AC97PortGPIOI2CUSBv1.1Client

PCMCIA&CFController

MMC

BluetoothUARTGPIO

IrDAUARTFFUART

RS232DriverDB9 TFDU4100

RS232DriverDB9

BluetoothUART I/F

LED(82,83) Switch(32)PUSH

CPLD

CFSocketPCMCIASocket

KEYEncoder

SDRAM128MB

Flash32MB

USB MasterController

USBPort(A type)

CS8900AEthernetcontroller

RJ45

16bitsBuffer

TFT LCDsoket

AC97CODEC

(B type)

JTAGI/FRTC

BackLight

TouchScreen

3*4 Keypad

MMCSocket

JTAG

Expansion100pin connector

Trang 37

Trang 38

Board: Bộ xử lý nhúng

Infineon, … TriCore1, TriCore2, …

TMS320C6xxx

Sun Microsystems, … UltraSPARC II

SPARC

Intel, … strongARM

SuperH (SH)

Motorola/Freescale, … 680x0 (68K, 68030, 68040, 68060, …), 683xx

68k

IBM, Motorola/Freescale, … 82xx, 74xx,8xx,7xx,6xx,5xx,4xx

PowerPC

NEC Corporation, … Vr55xx, Vr54xx, Vr41xx

M Core

Renesas/Mitsubishi, …

32170, 32180, 32182, 32192, … M32/R

Vmetro, … I960

I960

Motorola/Freescale, …

5282, 5272, 5307, 5407, … ColdFire

Infineon, … C167CS, C165H, C164CI, …

C16X

ARM, … ARM7, ARM9, …

Architecture

Trang 39

Up to 40 MHz

Up to 16 MHz

50 MHz

Up to 300 MHz

33 MHz - 333 MHz

4 MHz

12 MHz – 16 MHz

Processor

speed

8-bit ADC, 8-bit timer, comparator

8-bit PIC16 family

UART, USB,

I2C

Up to 33 GPIO

Up to 368 bytes

Up to 512 bytes

RISC (PIC)

Microchip μC

2 16-bit timers

32-bit MFL5xxx μP

UART, USART, I2C

16-bit ports

4 KB SRAM

16 KB ICache, 8 KB DCache

CISC (MCF5407)

Motorola ColdFire μC

512 bytes of EEPROM

8-bit 6800 or

6809 μP

UART, SPI, ADC

5 8-bit ports

256 bytes – 512 bytes

8 KB – 12 KB

CISC

Motorola 68HC11 μC

8-bit ADC, timers, PWM and watchdog

32-bit ARM7 μPUART

Up to 75 GPIO

4 KB SRAM

40 KB – 192

KB Flash

RISC (ARM7)

ARM μC

4 KB EEPROM, 10-bit ADC, PWM

8-bit megaAVRμP

UART, SPI

Up to 53 GPIO

4 KB SRAM

Up to 128

KB Flash

RISC (AVR)

Atmel μC

MMU and DSP functionality

32-bit MPC55xx μPNoneN/A

128 KB

4 MB Flash

RISC (MPC5500)

Motorola PowerPC μC

128 bytes

4 8-bit ports

2 16-bit counters/timers

4 KB

RISC

Intel 8051 μC

Board: Bộ xử lý nhúng

Trang 40

thòi gian thiết kế, chức năng sẵn có, chi phí

Trang 41

Bộ xử lý: Mô hình ISA

Trang 42

tác dữ liệu phức tạp

Trang 43

công việc lặp lại các tính toán cố định cho các dữ liệu khác nhau

Trang 44

Trang 45

(FSMD Finite State Machine with Datapath)

ISA

Trang 46

Trang 47

Trang 48

Arm

SuperH VAX

MIPS PDP-11

AMD 29000 X86 family

Sparc

68000 series

RISC CISC

Trang 49

Trang 50

Trang 51

Trang 52

4Mbit ROM

2Mbit SRAM

Dual Ported Memory

I/O Processor with

22 Zero Overhead

DMA Channels

Parallel Port / GPIO

Sport 2

SPI

4 Timers GPIO JTAG

200MHz SIMD SHARC CORE

Signal Routing Unit

20

Misc Control

Pins 6

4

19

4

Input Data Port/PDAP

Sport 3 Sport 4 Sport 5

Precision Clock Generator

Trang 53

9 8K-60K Words Program FLASH, 512 -2K Words Program RAM

9 2K-8K Words Data FLASH, 1K-4K Words Data RAM

9 CAN Module - 2.0A/B Compliant

9 Up to two 6-Output PWM Modules

9 Up to two Quadrature Decoders

9 Up to four 4-Input 12-bit ADCs

9 Up to four 16-Bit Quad Timers

9 Event Synchronizer

9 Multiple Serial Ports (SCI, SPI)

9 Up to 64 General Purpose I/O Pins

9 Vectored Interrupt Controller

9 JTAG/OnCE™ Debug Port

9 32 – 160 LQFP, 160 MBGA Packages

32 – 160 pins

6-output PWM B

56800 Core 30-40 MIPS 60-80 MHz

Program

Flash

Program RAM

Boot Flash

6-output PWM A Data RAM

Quad Timer Module A,B,C,D Quadrature Decoder 0 2x4 input

ADC Module B

2x4 input ADC Module A

Data Flash

External Memory Interface

Relax OSC

Bộ xử lý: 56F800

Trang 54

9 31.5K-64K Words Program FLASH, 512 -1K Words Program RAM

9 2K-4K Words Data FLASH, 4K Words Data RAM

9 Time Of Day (TOD)

9 10-Input 12-bit ADCs

9 One 16-Bit Quad Timers

9 Event Synchronizer

9 Multiple Serial Ports (SCI, SPI, SSI)

9 Up to 64 General Purpose I/O Pins

9 Vectored Interrupt Controller

9 JTAG/OnCE™ Debug Port

9 100 – 128 LQFP Package

100 – 128 pins

56800 Core

Boot Flash

Data RAM

Quad Timer Module A

10 input ADC Module GPIOs

Voltage

Regulators

COP

System Clock Generator (OSC & PLL)

SSI TOD

Trang 55

81 – 144 Pins

9 120 MIPS at 120 MHz

9 12K-80K Bytes Program RAM

9 8K-48K Bytes Data RAM

9 2K Words Boot ROM

9 21 External Memory Address lines, 16 data lines and four programmable chip selects

9 Software Programmable Phase Lock Loop

9 Six independent channels of DMA

9 Improved Synchronous Serial Interface (ISSI)

9 Enhanced Synchronous Serial Interface (ESSI)

9 Serial Port Interface (SPI)

9 Serial Communication Interfaces (SCI)

9 8-bit Parallel Host Interface

9 Four General Purpose 16-bit Timers

9 JTAG/Enhanced On-Chip Emulation (EOnCETM) for unobtrusive, real-time debugging

9 Computer Operating Properly (COP/Watchdog)

9 Time of Day

9 Up to 48 GPIO

9 120 MIPS at 120 MHz

9 12K-80K Bytes Program RAM

9 8K-48K Bytes Data RAM

9 2K Words Boot ROM

9 21 External Memory Address lines, 16 data lines and four programmable chip selects

9 Software Programmable Phase Lock Loop

9 Six independent channels of DMA

9 Improved Synchronous Serial Interface (ISSI)

9 Enhanced Synchronous Serial Interface (ESSI)

9 Serial Port Interface (SPI)

9 Serial Communication Interfaces (SCI)

9 8-bit Parallel Host Interface

9 Four General Purpose 16-bit Timers

9 JTAG/Enhanced On-Chip Emulation (EOnCETM) for unobtrusive, real-time debugging

9 Computer Operating Properly (COP/Watchdog)

JTAG/EOnCE GPIO TOD COP

4 Timers 8-bit Host I/F SPI SCI ISSI / ESSI

6 Ch DMA

External Memory I/F

Bộ xử lý: 56850

Trang 56

48 - 160 Pins

9 60MIPS Harvard Architecture Core

9 32K-512K Bytes Program Flash, 4K Bytes Program RAM

9 8K-32K Bytes Data Flash, 8K-32K Bytes Data RAM

9 8K-16K Bytes BootFLASH TM

9 Code Security Interlock feature for Flash Memory

9 External Memory Interface with 24 Address lines, 16 data lines and 8 chip selects

9 On chip Voltage regulator and ADC reference

9 System Clock Generator - Dynamically Program System Clock Frequency

9 Power Supervisor – Power on Reset and Low Voltage detection

9 Computer Operating Properly Timer

9 Up to two FlexCAN Modules – CAN 2.0 A/B Compliant

9 Up to two 6-Output PWM Modules

9 Up to four 4-Input 12-bit ADC

9 Up to two Quadrature Decoders

9 Up to four 16-Bit Quad Timer modules – four 16-Bit timers per module

9 Multiple Serial Ports – SCIs, SPIs

56800E Core

Boot Flash

6-output PWM A Data RAM

Quad Timer Module A,B,C,D Quadrature Decoder 0 2x4 input

ADC Module B

2x4 input ADC Module A

Data Flash

External Memory Interface

Bộ xử lý: 56F8300

Trang 57

Bộ xử lý: ADSP-TS201S

Trang 58

Serial Channel 4(CODEC)

Serial Channel 0 (USB)

Serial Channel 1

Serial Channel 2 (IrDA)

Serial Channel 3 (UART)

Power Management

Clocks, Reset and Test

JTAG

UDC+

UDC-RXD_1 TXD_1 RXD_2 TXD_2 RXD_3 TXD_3 TXD_C RXD_C SCLK_C SFRM_C

BATT_FAULT VDD_FAULT PWR_EN TCK_BYP TESTCLK PEXTAL PXTAL TEXTAL TXTAL nRESET nRESET_OUT SMROM_EN ROM_SEL TCK TDI TDO TMS nTRST

L_DD(15:0) L_FCLK L_LCLK L_PCLK L_BIAS GP(27:0) GPIO PortsnCAS/ DQM(3:0)

SDCLK<2:0>

SDCKE<1:0>

nSDCAS nSDRAS RDY nCS(5:0) nWE nOE nRAS/ nSDCS(3:0)

LCDControl

Memory Control

RD/nWR Transceiver ControlnPOE

nPCE<2:1>

nPIOW nPIOR nPWE

VDD

nIOIS16 nPWAIT nPREG PSKTSEL

VSS/VSSX VDDX

PCMCIA Bus Signals

PXA250 [256-pins]

Bộ xử lý: PXA255

Trang 59

P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0

P3.7 P3.6 P3.5 P3.4 P3.3 P3.2 P3.1 P3.0

/PSEN ALE /EA /RST

AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0

A15 A14 A13 A12 A11 A10 A9 A8

RD WR T1 T0 INT1 INT0 TXD RXD

Address/Data Bus Bidirection I/O Port

Address Bus Bidirection I/O Port

Bidirection I/O Port

Bidirection

I/O Port

Bộ xử lý: MCS-51

Trang 60

Bộ xử lý: MC68000

Trang 61

Bộ xử lý: MC68020

Trang 62

Bộ xử lý: chu kỳ đọc, ghi

Trang 63

Board: Bộ nhớ

Memory array

c

Trang 64

Trang 65

Bộ nhớ: ROM

Trang 66

Trang 67

Trang 68

Bộ nhớ: SRAM

Trang 69

Trang 70

CAS’

Trang 71

col adrs

data

Trang 72

Bộ nhớ: truy xuất trang

col adrs data

col adrs

Trang 73

Bộ nhớ: DRAM – làm tươi

ms).

CAS# sau đó là RAS#

Trang 74

Bộ nhớ: DRAM – làm tươi CAS _ RAS

Trang 75

Bộ nhớ: DRAM – làm tươi ẩn

Trang 76

Bộ nhớ: DRAM

Trang 77

Bộ nhớ: FLASH

2 PSD4256G6V

Trang 78

Bộ nhớ: điều khiển

Trang 79

Bộ nhớ: giải mã ĐK

Trang 80

Direct Memory Access (DMA)

xuất trên Bus mà không cần CPU điều khiển

CPU

DMA

Trang 81

hiệu khi thực hiện xong:

Trang 82

khiển nạp dữ liệu trên toàn Bus:

Trang 83

Trang 84

Board: Hệ thống bus – đồng bộ

enq

ack 4

1

data 2

3

Trang 85

Board: Hệ thống bus

enq = 1

enq = 0

0 1

1

0 M1

ack = 0

ack = 1

0 1

1

0 M2

ack

enq

Trang 86

Board: Hệ thống bus

đông thể đảm bảo khi:

Trang 87

Hệ thống bus: truy xuất cố định

Trang 88

Hệ thống bus: truy xuất thay đổi

data = mem[adrs]

done = 1

mem[adrs] =

data done = 1 R

W

R/W

data

adrs done

y n

done

Trang 89

Hệ thống bus: các kiểu truy xuất

Trang 90

Hệ thống bus

chủ.

Trang 91

BUS

nCS/Addr nOE/nWE

Trang 92

nOE, nWE, Z

nCS/Addr

nOE/nWE

DATA

Trang 93

Hệ thống bus: các dạng

Trang 94

Trang 95

Trang 96

Bus tuần tự với 2 dây nối

Tốc độ lên tới 100 kbits/s với 7-bit địa chỉ trong chế độ thông thường

3.4 Mbits/s và 10-bit địa chỉ trong chế độ truyền nhanh

Các thiết bị thường giao tiếp với I 2 C bus:

EPROMS, Flash, một số RAM, real-time clocks, watchdog

timers, và các vi điều khiển

Định dạng
Số trang	114
Dung lượng	2,05 MB