Điện tử tương tự 1 - nguyễn vũ thắng

Điện tử tương tự 1_nguyễn vũ thắng

Đánh giá

môn Hệ thống viễn thông, 310 C9)

 Bài tập: bắt buộc, các bài tập yêu cầu hoàn thành 1 tuần sau khi học lý thuyết.

 Cộng 1-2 điểm: làm mạch nhưng kết quả chưa tốt

 Cộng 1 điểm: có đóng góp trên lớp và làm tốt bài tập

 Không được thi:

 Không có vở bài tập

 Gọi chữa bài vắng mặt hoặc không làm bài 3 lần

Tài liệu tham khảo

 Electronics devices and Circuits theory – Robert

Boylestad, Louis Nashelsky, Prentice Hall, 8 th edition, 2001

 Electronic principles – Albert Paul Malvino

 Kỹ thuật điện tử - Đỗ Xuân Thụ và các tác giả khác

 Kỹ thuật mạch điện tử - Phạm Minh Hà

 Mạch điện tử, tập 1 – Nguyễn Tấn Phước

 Các trang web điện tử

Nội dung dự kiến

2 tiết Đáp ứng tần số

1 tiết Khuếch đại cộng hưởng và khuếch đại dải rộng

2 tiết Tổng kết

5 tiết Mạch ghép

5 tiết Hồi tiếp

3 tiết Điốt và ứng dụng

2 tiết Ảnh hưởng điện trở nguồn và tải

10 tiết Mạch khuếch đại tín hiệu nhỏ sử dụng transistor BJT

8 tiết Mạch khuếch đại tín hiệu nhỏ sử dụng transistor FET

4 tiết Một số mạch thực tế và bảo vệ bài tập lớn

8 tiết Những vấn đề cơ bản về khuếch đại thuật toán và ứng dụng

3 tiết Khuếch đại công suất

2 tiết Giới thiệu

Chương 1: Gi ớ i thiệu

Vai trò mạch điện tử tương tự

 Vai trò:

 Tất cả các hệ thống thông tin, hệ thống điện tử, điều khiển

tự động…; số hay tương tự; đều sử dụng mạch điện tử tương tự hoặc dựa trên nền tương tự.

 Mạch tương tự: ADC, DAC, nguồn, RF…

 Mạch số: các bộ vi xử lý

 Thiết bị cơ bản:

 Điốt, transistor lưỡng cực BJT, transistor trường FET

(JFET, MOSFET), bộ khuếch đại thuật toán op-amp, các thiết bị khác (điốt biến dung, điốt quang, LCD, pin mặt trời, triac…)

Khuếch đại Lọc

Xử lý tín hiệu Thu

Máy thu

Khái niệm về mạch điện tử và nhiệm vụ

 Cấu tạo, hoạt động, cách mắc, phân cực

 Cần xét 1 chiều và xoay chiều

Chú ý: kích thước transistor

 Phần mềm mô phỏng:

 PSPICE hoặc Workbench

Tham số cơ bản của bộ khuếch đại

Mô hình mạng 4 cực

 Hệ số khuếch đại: A, K

 Dòng và áp vào: Iin, Vin

 Dòng và áp ra: Iout, Vout

 Trở kháng vào và ra: Zin, Zout

 Zin, Zout, Ku, Ki

Bài tập

Half-wave rectifier

• Vi(t)>0 => D on

• Vi(t)<0 => D off

Full-wave rectifier

• Vi>0 => D1 on, D2 off

• Vi<0 => D1 off, D2 on

Full-wave bridge rectifier

• Vi>0 => D2, D4 on; D1, D3 off

• Vi<0 => D2, D4 off; D1, D3 on

Full-wave rectifier with capacitor

• Vi>0 => D1 on, D2 off

• Vi<0 => D1 off, D2 on

• Parallel or serial

• Serial:

– Vi>V => D on => Vo=Vi-V – Vi<V => D off => Vo=0

• Parallel with additional source

– Vi>4V => D off => Vo = Vi– Vi<4V => D on => Vo = 4V

• Shift the level of DC

• Must have a capacitor and a diode in the circuit

– Reference voltage

Zener diode simple application

Double voltage

• Positive phase: D1 on, D2 off, VC1=Vm

• Nagative phase: D1 off, D2 on, VC2=Vm+VC1=2Vm

Multiple voltage

• Positive phase: D1 on, D2 off, VC1=Vm

• Negative phase: D1 off, D2 on, VC2=Vm+VC1=2Vm

Diode – effect of temperature

• Chapter 2: 1, 5, 6, 10, 11, 15, 21, 23, 24,

27, 30, 34, 37, 42, 47, 49, 52

• Read: chapter 3, 4, 7, 8

Chương 3: Mạch khuếch đại

tín hiệu nhỏ sử dụng BJT

 Nhắc lại kiến thức cơ bản – chương 3,4

 Mạch khuếch đại tín hiệu nhỏ

Nhắc lại kiến thức cơ bản

Vòng CE :

 Uce = Vcc - IcRc

Đơn giản nhưng không ổn định

Mạch phân cực

bằng điện áp hồi tiếp

Vòng BE:

Vcc-I’cRc-IbRb-Ube-IeRe=0Ib= (Vcc-Ube)

/(Rb+beta(Rc+Re))Với I’c≈ Ic

Vòng CE:

Uce=Vcc-Ic(Rc+Re)

Độ ổn định tương đối tốt

Mạch khuếch đại tín hiệu nhỏ

 Tín hiệu nhỏ:

 Không có giới hạn chính xác, phụ thuộc tương quan giữa tín hiệu vào và tham số linh kiện

 Vùng làm việc được coi là tuyến tính

 Khuếch đại xoay chiều:

Các phương pháp phân tích

=> có thể sử dụng nguyên lý xếp chồng

 Sơ đồ tương đương tham số hỗn hợp H

 Sơ đồ tương đương tham số dẫn nạp Y

 Sơ đồ tương đương mô hình re

Các phương pháp phân tích

Sơ đồ tương đương hỗn hợp H

40kΩ25μA/V-50

≈11kΩCC

0,5μA/V25μA/V

h22

2MΩ40kΩ

1/h22

-0,9850

h21

3x10-42,5x10-4

h12

20Ω1kΩ

h11

BCEC

Tham số

Các phương pháp phân tích

Sơ đồ tương đương mô hình re

Mô hình hoá BJT bằng một điốt và nguồn dòng điều

khiển được, đưa vào cấu trúc mạng 4 cực

Trong đó:

 Đầu vào: tiếp giáp BE (phân cực thuận) làm việc

như 1 điốt

 Đầu ra: nguồn dòng điều khiển được, với dòng

điều khiển là dòng vào, mô tả liên hệ Ic = βIb hoặc

Ic=αIe

Các loại: CE, CC, CB

Sơ đồ tương đương mô hình re

điện trở emitter được coi như là điện trở động của

điốt, re = 0.026/IE(Ω), trong đó IE là dòng DC

4) rc= ucb/ic | Ie=const

điện trở collector rất lớn, khoảng vài MΩ

5) rb = 0

Sơ đồ tương đương mô hình r e

Sơ đồ tương đương mô hình r e

Cấu hình CB

1) Zi = re (nΩ-50 Ω)

2) Zo = ro ≈ ∞ (nMΩ) với Zo là độ dốc của đường đặc

tuyến ra Zo = ∞ nếu đường này nằm ngang

3) Av = αRL/re ≈ RL/re tương đối lớn, Uo & Ui đồng pha

4) Ai = -α ≈ 1

Sơ đồ tương đương mô hình r e

Cấu hình CE

 Chung E giữa vào và ra

 Đầu vào: 1 điốt tươngđương, với re = điện trởxoay chiều của điốt

 Đầu ra: nguồn dòng điềukhiển Ic=βIb

Sơ đồ tương đương mô hình r e

Cấu hình CE

 Zi = Ube/Ib ≈ βIbre/Ib ≈ βreKhoảng n100Ω - nKΩ

 Zo = ro ≈ ∞(không được đưa vàotrong mô hình re)Xác định từ phân tích đặctuyến ra: ro = 40-50KΩ

 Av = - RL/re (ro= ∞)

 Ai = Ic/Ib = β

Sơ đồ có Zi, Zo trungbình; Av, Ai lớn

Sơ đồ tương đương mô hình r e

Cấu hình CC

 Sơ đồ giống cấu hình CE

 Tham khảo sách Electronic Devices and Circuit theory

So sánh mô hình H và re

Bỏ qua điện trở ra

Có xét đến điện trở ra

Bỏ qua tín hiệu hồi tiếp

Có xét đến tín hiệu hồi tiếp

Có biến đổi theo điểm làm việc

Cố định Không biến đổi theo

điểm làm việc

Mô hình r e

Mô hình H

Phân tích một số sơ đồ

Cấu hình CE phân áp

Q 1

C

1

C 2

trong công thức

Các phương pháp phân tích

Phương pháp đồ thị

Đặc tuyến vào ra transistor BJT mắc EC

Các phương pháp phân tích

Phương pháp đồ thị

Điểm làm việc Q và đường tải:

 Điểm làm việc Q: điểm làm việc cố định trên đườngđặc tuyến, được xác định bằng phân cực

 Đường tải: hình vẽ của tất cả giá trị phối hợp có thểcủa Ic and Vce.

 2 loại đường tải:

Đường tải tĩnh (chế độ 1 chiều): VCE = VCC-ICRC

Đường tải động (chế độ xc): VCE = VCC-IC(RC//RL)

Dốc hơn so với đường tải tĩnh => ảnh hưởng đến điện

áp ra

Các phương pháp phân tích

Phương pháp đồ thị

Ảnh hưởng của vị trí điểm Q (điều kiện 1 chiều) đến của tín hiệu xoay chiều ra

vùng cắt dù khi giá trị vào rất bé, dẫn tới cắt phần dương điện áp ra

rơi vào vùng bão hoà dễ dàng, dẫn tới cắt

phần âm điện áp ra

và dương điện áp ra

Các phương pháp phân tích

Phương pháp đồ thị

Vị trí Q khi: Rc, Vcc, Ib lần lượt

thay đổi

Ảnh hưởng của các yếu tố

kỹ thuật đến hoạt động thiết bị

 Vật liệu chế tạo: Ge, Si

 Mức độ pha tạp

 Kích thước BJT…

Ảnh hưởng của nhiệt độ

Nhiệt độ ảnh hưởng nhiều đến các tham số thiết bị

Khi nhiệt độ tăng:

 Hệ số β tăng

 Dòng dò Icbo tăng

 Điện áp Vbe giảm

=> gây ra sự không ổn định của mạch do sự dịch

chuyển của điểm làm việc Q

 chất lượng tín hiệu ra giảm

Đối với BJT chế tạo từ Si, β chịu ảnh hưởng nhiều củanhiệt độ

Hệ số ổn định

BJT dùng Germani

BJT dùng Silic

ΔIc=S(Ico)* ΔIcbo+ S(Ube)*ΔUbe+ S(β)*Δβ

Các ảnh hưởng khác

 Xét trong phần đáp ứng tần số

 Gây méo tín hiệu ra

 Vật liệu chế tạo: Ge, Si – Vbe, β,nhiệt độ…

 Mức độ pha tạp – áp, dòng, β,nhiệt độ…

 Kích thước BJT - dòng

Ổn định hoạt động BJT

Ổn định bằng hồi tiếp âm điện áp

(hồi tiếp âm điện áp)

Ib = (VCC–Ube)/(Rb+βRe) & Ic = βIb

Q1 C1

Ổn định bằng hồi tiếp âm điện áp

Sơ đồ CE dùng tụ ngắn mạch RE

Q1 C1

Chuyển mạch dùng BJT

Đầu vào cao (+5V/ON):

Tiếp giáp BE phân cực thuận

=> Dòng Ib đưa BJT làm việc chế

độ bão hoà (ON state):

Uce(sat)≈0V, Ic(sat)≈Vcc/Rc=>U0≈0V Đầu vào thấp (~0V/OFF):

Tiếp giáp BE phân cực ngược

=> Ib =0 BJT làm việc chế độ cắt (OFF state)

Ic=0 (không có áp rơi trên Rc)

=> U0=Vcc

Ứng dụng

thiết bị hoặc trong mạch công suất lớn

nhau, IC thực hiện các công việc xử lý tín hiệu mức thấp, mạch riêng lẻ điều khiển

mạch tiêu thụ năng lượng: đèn, loa…

 Biasing configuration - chapter 6

 FET small signal analysis – chapter 9

JFET - Construction

JFET - operation

 VGS=0, VDS>0

 VGS=0

JFET - operation

 VGS<0, VDS>0

 VGS=0, VDS=VP

JFET - characteristic

 IG=0A (dòng cực cổng)

 ID=IS (dòng cực phát = dòng cực nguồn).

 ID=IDSS(1-VGS/VGS(off)) 2 for JFET, DMOSFET (VGS(off)=VP)

 ID=k(VGS-VGSth) 2 for EMOSFET, k=IDon/(VGSon-VT)

JFET - characteristic

P-channel, IDSS=6mA, VP=6V N-channel, IDSS=8mA, VP=-4V

Datasheet-2N5457-maximum rating

0 C

-60 to +150

TstgStorage channel temp range

0 C 125

TJJunction temp range

mW mW/ 0 C

310 2.82

PD

Device dissipation 250C

Derate above 25 0 C

nAdc 10

IGGate current

Vdc -25

VGSRReverse G-S voltage

Vdc 25

VDGDrain-Gate voltage

Vdc 25

VDSDrain-Source voltage

Unit Value

Symbol Rating

pF 3.0

1.5

Crss

Creverse transfer

pF 7.0

4.5

Ciss

Cin

mAdc 5.0

3.0 1.0

IDSS

ID-zero gate volage

Vdc -6.0

-2.5

VGS

VG-S

Vdc -1.0

-0.5

VGS(off)

VG-S cutoff

nAdc -1.0

IGSS

Igate reverse(Vgs=-15, Vds=0)

Vdc -25

V(BR)GSS

VG-S breakdown

Unit Max

Typ Min

Symbol Characteristic

MOSFET - construction

N-channel enhancement N-channel depletion

MOSFET - operation

N-channel enhancement

VGS>0, VDS>0 N-channel depletion

VGS=0, VDS>0

MOSFET – transfer

characteristic

N-channel enhancement N-channel depletion

MOSFET – transfer

characteristic

P-channel enhancement P-channel depletion

Datasheet-2N4351-Depletion MOS

nAdc µAdc

10 10

Crss

CDS(Vdsub=10V,f=140KHz)

pF 5.0

Ciss

Cin(Vds=10V,Id=2mA,f=140kHz)

V 1.0

VDS(on)

VDS on Voltage

nAdc +-10

IGSS

Igate reverse(Vgs=+-15, Vds=0)

Vdc 25

V(BR)DSX

VDS breakdown

Unit Max

Min Symbol

Characteristic

MOSFETs

Configurations and Biasing

 Self-bias configuration

Fixed-bias configuration

 ID = IDSS(1-VGS/VGS(off)) 2

 VDS = VDD - RDID

 Note: n-type, VGS<0, for JFET and D-MOSFET

 Rarely use for E-MOSFET

Self-bias configuration

 ID = IDSS(1-VGS/VGS(off)) 2 = IDSS(1+RSID/VGS(off)) 2

 VDS = VDD-RDID-RSIS = VDD–(RD+RS)ID

 Note: n-type, VGS<0, for JFET and D-MOSFET

 Rarely use for E-MOSFET

Voltage-divider configuration

 VGS=VG-IDRS;VDS=VDD-RDID-RSIS=VDD–(RD+RS)ID

 ID= IDSS(1-VGS/VGS(off)) 2

, VGS<0, for JFET and D-MOSFET

 ID=k(VGS-VGSth) 2 , VGS>0, k=IDon/(VGSon-VT) for E-MOSFET

Voltage-divider configuration

Note:

 VGS<0, for JFET and D-MOSFET

 VGS>0, for MOSFET

E-Feedback configuration

 VDS = VDD-RDID

 ID= IDSS(1-VGS/VGS(off)) 2

, VGS<0, for JFET and D-MOSFET

 ID=k(VGS-VGSth)2 for EMOSFET k=IDon/(VGSon-VT)

 Note: VGS>0, for E-MOSFET

FET small signal analysis

 FET model: (a)

 r∏ large, about n100-n1000 MΩ=>can ignore=> (b)

 rD=Zout=∆VDS/∆ID

 Can ignore if RD small => (c)

Common source - CS

Common drain - CD

Common gate

 Design a circuit (see plot): Av=10

 VGS=0 =>gm=gm0=-2IDSS/VGSoff=5mA/V

 Av=Vo/Vi=-gmRd=-10 =>Rd=Av/gm=2kΩ

 Choose RG: big

Effect of source & load resistance

Effect of load resistance

Effect of load resistance

Steeper dynamic load line, smaller output voltage (the RC//RL much smaller than

RC, much smaller RL),

Effect of source resistance

Effect of source & load resistance

Circuits with BJT

Zo is affected by RS

Zi is affected by RL

Tham khảo sách Electronic Devices

and Circuit theory

Effect of source & load resistance

Effect of source & load resistance

FET circuits

 FET: because G and D, S are insulated

 Load RL does not affect input impedance Zi

 Source resistor Rs does not affect output impedance Z0

 Homework:

 Chapter 10: 1, 2, 4, 5, 10,15, 17

 Read: chapter 12

Ghép giữa các tầng khuếch đại

Ghép giữa các tầng khuếch đại

Ghép trực tiếp

 Trực tiếp ghép giữa đầu ra tầng trước và đầu vào tầng sau

 Hay sử dụng trong IC

Ghép giữa các tầng khuếch đại

Ghép dùng tụ

 Dùng tụ ghép đầu ra tầng trước và đầu vào tầng sau

Tụ: trị số tuỳ thuộc vào tần số của tín hiệu

VD: với âm tần tụ nối tầng có trị số từ 1µF

đến 10 µF Tụ Ce thường chọn từ 25µF

đến 50 µF

Ghép giữa các tầng khuếch đại

Ghép giữa các tầng khuếch đại

Ghép Cascode

 Hai transistor mắcchung E và chung Bđược nối trực tiếp

 Đặc biệt được sử dụngnhiều trong các ứng

dụng ở tần số cao, vídụ: mạch khuếch đạIdảI rộng, mạch khuếchđại chọn lọc tần số cao

Ghép Cascode

 Tầng EC với hệ số khuếch đại điện áp âm nhỏ và trở

kháng vào lớn để điện dung Miller đầu vào nhỏ

 PhốI hợp trở kháng ở cửa ra tầng EC và cửa vào tầng BC

 Cách ly tốt giữa đầu vào và đầu ra: tầng BC có tổng trở vào nhỏ, tổng trở ra lớn có tác dụng để ngăn cách ảnh

hưởng của ngõ ra đến ngõ vào nhất là ở tần số cao, đặc biệt hiệu quả vớI mạch chọn lọc tần số cao

Ghép Cascode

 Mạch ghép Cascodethực tế:

AV1 = -1 => điện dungMiller ở đầu vào nhỏ

AV2 lớn => hệ số khuếchđại tổng lớn

 Tổng trở vào rất lớn

Ghép Darlington

 Tổ hợp vào một package (hình vẽ)

 Hoặc xây dựng từ 2 transistor rời rạc (chú ý: T1 công suất nhỏ,

T2 công suất lớn, Icmax là giới hạn của T2

Ghép Darlington bù

 Tương tự ghép darlington

 Hai transistor khác loại, hoạt

động giống như một BJT loạipnp

 Hệ số khuếch dòng điện tổngrất lớn

Mạch nguồn dòng

Bộ phận cấp dòng điện,mắc song song với điệntrở R, được gọi là nộitrở của nguồn

Nguồn dòng điện lý tưởngkhi R = , và cung cấpmột dòng điện là hằngsố

Mạch nguồn dòng

 Dòng cung cấp ổn định

và điện trở nguồn rất lớn

 Sử dụng BJT, hoặc FET,hoặc kết hợp

 ID , IC là dòng điện khôngđổi được cấp cho mạch,nội trở nguồn là điện trở

ra của mạch

Mạch dòng gương

 Cung cấp 1 hoặc nhiềudòng bằng 1 dòng xác địnhkhác Chú ý không nhân raquá nhiều dòng

 Sử dụng chủ yếu trong IC

 Yêu cầu: Q1, Q2 hoàn toàngiống nhau

 I ≈ Ix=Vcc-VBE/Rx

Mạch khuếch đại vi sai

 Mạch đối xứng theo đườngthẳng đứng, các phần tửtương ứng giống nhau vềmọi đặc tính

Mạch khuếch đại vi sai

 Đầu vào cân bằng, đầu ra cân bằng

Mạch khuếch đại vi sai

- hệ số khuếch đại vi sai và hệ số triệt tiêu đồng pha

Mạch khuếch đại vi sai

Phân tích bằng sơ đồ tương đương xoay chiều:

vin= v1,v2=0 ; vout= va : Av=RC/2re

vin = v1 - v2 ; vout= va- vb : Ad=RC/re (differential mode)

vin = v1 = v2 ; vout= va : Ac = βRC/(βre+ 2(β+1)RE) (common mode)

Nhận xét :

 Tín hiệu vào ngược pha: khuếch đại lớn

 Tín hiệu vào cùng pha: khuếch đại nhỏ

Mạch khuếch đại vi sai

 Có nguồn dòng ổn địnhvới nội trở rất lớn

-> ổn định nhiệt và giảm

hệ số KĐ đồng pha-> tăng khả năng chốngnhiễu

Nguồn dòng cũng có thể

là mạch dòng gương

Mạch khuếch đại vi sai

 Sử dụng “active loads” mạch dòng gương

- thiết lập dòng collectornhư nhau trên cả haitransistor

 tăng hệ số khuếch đại

vi sai

Mạch khuếch đại vi sai

- vấn đề điện áp trôi

không hoàn toàn giống nhau

xứng (biến trở)

Mạch ghép

 BT chương 12: 1, 6, 11, 12, 15, 19, 21, 24, 26, 30

 Read: chapter 11

amplifier

Frequency of applied signal has effect on response of circuitPlots of effect of

frequency on gain and phase

Frequency response

analysis model

Capacitor is

open-circuit equivalent at low frequency

Bode plot

Cutoff frequency: gain is reduced by a factor of 0.707

frequency

frequency

Low-frequency response of

BJT amplifier

z Low frequency limitation is fLs, fLo, fLe, which is determined by

Cin, Cout, Cemitter, respectively

z Low frequency is the highest of fLs, fLo, fLe

Cutoff low-frequency

by source capacitance

Cutoff low-frequency

by output capacitance

Cutoff low-frequency

by emitter capacitance

Low frequency response of

Miller effect capacitance

z Cf: feedback capacitance

z Amplifier with negative voltage gain

Input, output capacitance is

capacitance

CMi=(1-Av)Cf

CMo=(1-1/Av)Cf≈Cf