Báo cáo bài tập môn điện tử số

BÁO CÁO BÀI TẬP MÔN ĐIỆN TỬ SỐ 2 Mục lục Câu 1 Sử dụng Flip flop J K thiết kế và mô phỏng trên phần mềm Proteus mạch đếm có chu trình 4 1 1 Lập bảng chân lý và xây dựng bảng Các nô 4 1 2 Mô phỏng trên.

BÁO CÁO BÀI TẬP MÔN ĐIỆN TỬ SỐ

Mục lục

Câu 1: Sử dụng Flip flop J-K thiết kế và mô phỏng trên phần mềm

Proteus mạch đếm có chu trình: 4 1.1 Lập bảng chân lý và xây dựng bảng Các-nô 4 1.2 Mô phỏng trên proteus: 8 Câu 2: Thiết kế mạch giải mã: từ mã nhị phân 4 bit đầu vào, hiển thị lên

2 led 7 đoạn K chung các số từ 0 đến 15 11 2.1 Nguyên lý thiết kế 11 2.2 Mô phỏng trên proteus: 15

Đề bài

Câu 1: Sử dụng Flip flop J-K thiết kế và mô phỏng trên phần mềm Proteus mạch đếm có chu trình:

1->5->6->3->2->0

Câu 2: Thiết kế mạch giải mã: từ mã nhị phân 4 bit đầu vào, hiển thị lên 2 led 7 đoạn

K chung các số từ 0 đến 15

Câu 1: Sử dụng Flip flop J-K thiết kế và mô phỏng trên phần mềm

Proteus mạch đếm có chu trình:

1->5->6->3->2->0

1.1 Lập bảng chân lý và xây dựng bảng Các-nô

Vì giá trị lớn nhất cần hiển thị trong chu trình là 6 => cần n = 3 J-K flip flop

Chu

trình

đếm

Trước khi có

xung tới

Sau khi có xung

tới

Q2 Q1 Q0 Q2’ Q1’ Q0’ J2 K2 J1 K1 J0 K0

Ta xây dựng được các bảng Các-nô

Q2 Q1Q0

=> J0 = Q2 + 𝑄̅̅̅ 1

Q2 Q1Q0

0

=> K0 = Q2 + Q1

Q2 Q1Q0

=> J1 = Q2

Q2 Q1Q0

=> K1 = 𝑄̅̅̅̅ 𝑄2 ̅̅̅̅ 0

Q2 Q1Q0

0

=> J2 = 𝑄̅̅̅.Q1 0

Q2 Q1Q0

0

1

=> K2 = Q1

1.2 Mô phỏng trên proteus:

1 Khối J-K Flip flop

2 Led 7seg-bcd

3 Các cổng logic cơ bản

4 Logicstate

5 Xung clock để cấp cho J-K Flip flop

6 Mạch hoàn chỉnh trên proteus

Câu 2: Thiết kế mạch giải mã: từ mã nhị phân 4 bit đầu vào, hiển thị lên

2 led 7 đoạn K chung các số từ 0 đến 15

2.1 Nguyên lý thiết kế

Với mục đích hiển thị lên 2 led 7 đoạn K chung ta sẽ sử dụng 2 con IC 74LS248 có đầu ra tích cực mức cao, mỗi con sẽ điều khiển 1 led 7 đoạn 74LS248 là một bộ giải

mã BCD sang số thập phân có thể hiển thị trên led bảy đoạn Trong IC 74LS248 đầu

ra phụ thuộc vào đầu vào Các chân đầu vào chính là bốn chân giúp tạo ra các trạng thái đầu ra cố định trên dữ liệu đầu vào cụ thể Trong chữ số nhị phân 4 bit, số 0 thập phân được biểu thị bằng 0000 và số thập phân 9 được biểu thị bằng 1001 và tất cả các giá trị từ 1 đến 8 cũng có mã nhị phân số 4 cố định Bất cứ khi nào có đầu vào trên IC từ 0 đến 9 thì giá trị đầu ra sẽ theo 7 đoạn cathode chung Đó là bởi vì vi mạch được thiết kế để thực hiện chức năng đó

Trong bài này ta cần hiển thị các số từ 0 đến 15, do đó ta sẽ sử dụng 2 led, trong đó

1 led hiển thị chữ số hàng đơn vị và led hiển thị hàng chục Từ đó, ta sẽ lập bảng chân lý để tìm mối quan hệ giữa 4 bit đầu vào (A, B, C, D) với 8 bit đầu vào của 2

IC 74LS248, gọi 4 bit đầu vào của IC thứ nhất là D0, D1, D2, D3 và 4 bit đầu vào của IC thứ 2 là D4, D5, D6, D7

Số 4 bit đầu vào Đầu vào của IC thứ 2 Đầu vào của IC thứ 1

Ta sẽ xây dựng bảng Các-nô để tìm mối quan hệ giữa đầu vào A, B, C, D với các đầu vào của IC 74ls248

DC BA

00

01

=> D0 = A

DC BA

00

01

11 1 1 0 0

=> D1 = 𝐷̅𝐵 + 𝐷𝐶𝐵̅

DC BA

=> D2 = 𝐷̅𝐶 + 𝐶𝐵 = (𝐷̅ + 𝐵)𝐶

DC BA

=> D3 = 𝐷𝐶̅𝐵̅

DC BA

=> D4 = DC + DB = D(B + C)

Và D5 = D6 = D7 = 0

2.2 Mô phỏng trên proteus:

1 Khối 74ls248

2 Led 7 thanh K chung

3 Các cổng logic cơ bản (AND, OR, NOT)

4 Logicstate

5 Mạch hoàn chỉnh trên proteus