Digital system lab report lab 02

Sơ đồ mạch đơn giản để tìm thời gian trễ của tín hiệu - Bảng sự thật Truth Table của sơ đồ mạch: Input Output - Giản đồ thời gian của tín hiệu Input và Output: Hình 2.. Sơ đồ mạch đơn gi

Laboratory Manual

Digital Systems Experiment Lab 2

Ho Chi Minh City, 7/2022

1 Đo thời gian trễ của tín hiệu (Propagation Delay)

Bảng sự thật (Truth Table):

- IC 7404 - NOT Gate:

Input Output

- IC 7432 - OR Gate:

Input A Input B Output C

1.1 Đối với IC 7404 chứa cổng NOT Gate (Inverter)

a Thiết kế

- Sơ đồ mạch đơn giản:

Hình 1 Sơ đồ mạch đơn giản để tìm thời gian trễ của tín hiệu

- Bảng sự thật (Truth Table) của sơ đồ mạch:

Input Output

- Giản đồ thời gian của tín hiệu Input và Output:

Hình 2 Giản đồ thời gian của tín hiệu Input-Output

b Mô phỏng

Hình mô phỏng Logisium của NOT Gate - IC 7404:

Hình 3 Mô phỏng mạch tìm độ trễ của tín hiệu qua IC 7404 bằng Logisim

c Lắp mạch hiện thực

Hình lắp mạch hiện thực trên Digital System KIT:

Hình 4 Lắp mạch hiện thực xác định độ trễ của tín hiện qua IC 7404 chứa cổng NOT

d Kết quả

Hình 5 Xác định độ trễ tín hiệu của IC 7404 bằng Oscilloscope

a) Độ trễ tín hiệu từ cao xuống thấp b) Độ trễ tín hiệu từ thấp lên cao

Đối với IC 7404 chứa cổng NOT Gate (Inverter):

+ Thời gian trễ của tín hiệu từ cao xuống thấp là tPHL= 2.40 ns

+ Thời gian trễ của tín hiệu từ thấp lên cao là tPLH= 6.80 ns

1.2 Đối với IC 7432 chứa cổng OR Gate

a Thiết kế

- Sơ đồ mạch đơn giản:

Hình 6 Sơ đồ mạch đơn giản để tìm thời gian trễ của tín hiệu

- Bảng sự thật (Truth Table) của sơ đồ mạch:

Input Output

- Giản đồ thời gian của tín hiệu Input và Output:

Hình 7 Giản đồ thời gian của tín hiệu Input-Output của IC 7432 chứa cổng

OR Gate

b Mô phỏng

Hình mô phỏng Logisium của OR Gate - IC 7432:

Hình 8 Mô phỏng mạch tìm độ trễ của tín hiệu qua IC 7432 bằng Logisim

c Lắp mạch hiện thực

Hình lắp mạch hiện thực trên Digital System KIT:

Hình 9 Lắp mạch hiện thực xác định độ trễ của tín hiện qua IC

7432 chứa cổng OR

d. Kết quả

Hình 10 Xác định độ trễ tín hiệu của IC 7404 bằng Oscilloscope

a) Độ trễ tín hiệu từ thấp lên cao b) Độ trễ tín hiệu từ cao xuống thấp

Đối với IC 7432 chứa cổng OR Gate:

+ Thời gian trễ của tín hiệu từ cao xuống thấp là tPHL= 5.60 ns

+ Thời gian trễ của tín hiệu từ thấp lên cao là tPLH= 10.0 ns

2 Mạch phát hiện cạnh của tín hiệu (Edge Detector Circuit)

2.1 Mạch phát hiện cạnh lên (Rising Edge) của tín hiệ

a Thiết kế

- Sơ đồ mạch đơn giản:

- Giản đồ thời gian của tín hiệu Input và Output:

Hình 12 Giản đồ thời gian của tín hiệu Input-Output của mạch phát hiện cạnh lên (Rising Edge)

b Mô phỏng

Hình mô phỏng Logisium của sơ đồ mạch phát hiện cạnh lên:

Hình 13 Mô phỏng mạch phát hiện cạnh lên từ IC 7404 và 7432 bằng Logisim

c Lắp mạch hiện thực

Hình 14 Lắp mạch phát hiện cạnh lên của tín hiệu (Rising Edge) bằng IC 7404 VÀ 7432

d Kết quả

a) Tín hiệu điện phát hiện cạnh lên

(màu xanh)

b) Phóng to tín hiệu điện phát hiện cạnh lên

Hình 15

2.2 Mạch phát hiện cạnh xuống (Falling Edge) của tín hiệu

a Thiết kế

- Sơ đồ mạch đơn giản:

Hình 16 Sơ đồ mạch phát hiện cạnh lên (Falling Edge) đơn giản

- Giản đồ thời gian của tín hiệu Input và Output:

Hình 17 Giản đồ thời gian của tín hiệu Input-Output của mạch phát hiện cạnh xuống (Falling Edge)

b Mô phỏng

Hình mô phỏng Logisium của sơ đồ mạch phát hiện cạnh xuống:

Hình 18 Mô phỏng mạch phát hiện cạnh xuống từ IC 7404 và 7432 bằng Logisim

c. Lắp mạch hiện thực

Hình 19 Lắp mạch phát hiện cạnh xuống của tín hiệu (Falling Edge) bằng IC 7404 VÀ 7432

d Kết quả

a) Tín hiệu điện phát hiện cạnh xuống (màu xanh) b) Phóng to tín hiệu điện phát hiện cạnh xuống

Hình 20