Digital system lab report lab 07

Represent each of the following signed decimal numbers in the 2’s-complement system.. Each of the following numbers represents a signed decimal number in the 2’s-complement system.. What

FACULTY OF COMPUTER SCIENCE & ENGINEERING

Digital Systems

Exercises Lab 7

Ho Chi Minh City, 7/2022

I Number Representation and Arithmetic Circuits

1 Represent each of the following signed decimal numbers in the 2’s-complement system Use a total eight bits, including the sign bit.

a +35 10 = 001000112

b -24 10 = 111010002

c 128 10 không thể biểu diễn được trong hệ bù 2 (2’s-complement) với 8 bit, vì giới hạn biểu diễn với 8 bit bao gồm cả bit dấu là từ 28-1= -128 đến 28-1-1 = 127

Với -12810= 100000002

d -126 10 = 100000102

2 Each of the following numbers represents a signed decimal number in the 2’s-complement system Determine the decima value in each case.

a 01101 2 = 1310

b 10011001 2 = -10310

c 11111111 2 = -110

d 01100011 2 = 9910

3 Add or subtract the following in binary.

a 10111 + 110 = 011101

b 11.101 + 10.01 = 101.111

c 011001 – 111010 = 011001 + 000110bù 2= 011111

d 100110 2 – 100111 2 = 100110 + 011001bù 2= 111111

4 Add the following decimal numbers after converting each to its BCD code:

a 34 BCD + 24 BCD = 58BCD= 00110100 + 00100100 = 01011000

b 25 BCD + 35 BCD = 60BCD

00100101 + 00110101 01011010

Do tổng hai chữ số NBCD vượt quá 9 và không lớn hơn 15, nên cộng bổ sung với

6BCD(0110):

01011010 + 00000110 01100000

c 762 BCD + 348 BCD = 1110BCD

011101100010 + 001101001000 101010101010

Do tổng hai chữ số NBCD vượt quá 9 và không lớn hơn 15, nên cộng bổ sung với

6BCD(0110):

101010101010 + 011001100110 0001000100010000

d 599 BCD + 984 BCD = 1583BCD

010110011001 + 100110000100 111100011101

Do tổng hai chữ số NBCD vượt quá 9 và không lớn hơn 15, và có tổng bị tràn số (tổng lớn 15), nên cộng bổ sung với 6BCD(0110):

111100011101 + 011001100110 0001010110000011

5 A certain data file is scattered at two places in the disk at addresses 104D 224F through 105F 1000 and 76EF 1122 through 76F0 FF23 If the data file is to be kept

at continuous locations starting from F00F 0000, what should be the address of the end location?

Chuyển các địa chỉ ra dạng thập phân:

104D 224F16= 27349051110

105F 100016= 27466547210

76EF 112216= 199537897810

76F0 FF2316= 199550544310

F00F 000016= -26745241610

Địa chỉ của vị trí cuối khi file dữ liệu được lưu trữ liên tục dưới dạng thập phân là: -267452416+(274665472-273490511+1995505443-1995378978)=-266150990 Chuyển sang hệ thập lục phân: -26615099010= F022DBB216

6 Two 2’s-complement numbers having sign bits x and y are added, and the sign bit of the result is z Determine the Boolean function which indiciated the occurence of overflow.

Biểu thức f (x,y,z) = 1 khi có tràn số và ngược lại.

Gỉa sử A và B là hai số và S là tổng

� = � �1�0 +� = � �1�0

� = � �1�0 Trường hợp xảy ra tràn số (overflow) là:

+ TH1: Tổng S của hai số dương A và B là một số âm (sau khi đã loại bỏ bit bị tràn)

A là số dương => x = 0

B là số dương => y = 0

S là số âm => z = 1

=> Biểu thức Boolean: ���

+ TH2: Tổng S của hai số âm A và B là một số dương (sau khi đã loại bỏ bit bị tràn)

A là số âm => x = 1

B là số âm => y = 1

S là số dương => z = 0

=> Biểu thức Boolean: ���

Vậy f (x,y,z) = ��� + ���

7.Convert the Full Adder circuit to all NAND gates.

Ta có:

Sum = A⨁B⨁Cin Cout = Cin(A⨁B)+A.B

8 What is the difference between Carry-Look Ahead Adder and Ripple Carry Adder

Ripple Carry Adder chuyển bit mang (carry bit) của nó qua một chuỗi logic dài, qua nhiều mạch cộng bán phần hoặc cộng toàn phần, rất dễ thiết kế mạch, nhưng có thể có

độ trễ rất lớn, vì các mạch cộng sau phải chời bit mang (carry bit) từ mạch cộng trước đó

Carry-Look Ahead Adder sử dụng một thuật toán thông minh để gộp các mạch cộng logic đó chỉ còn một vài lớp và do đó giữ cho độ trễ khá ngắn nhưng đối khi khó khăn trong thiết kế

II Register and Counter

9 A binary counter is being pulsed by a 8.192 MHz clock signal The output frequency from the last FF is 4 KHz

a Determine the MOD number

Với tần số của CLK: f CLK= 8,192 (MHz) = 8,192.106(Hz);

tần số đầu ra của FF cuối cùng: f OUT= 4(kHz)=4.103(Hz);

số MOD là N.

Ta có:

���� =����� → � =�����

��� =8,192 106

4 103 = 2048

b Determine the counting range

Khoảng đếm (counting range) của mạch đếm là từ 0 đến 2n -1= N-1 = 2047 (với n là

số FF cần dùng, trong trường hợp này n=11)

10 Design a MOD-12 Asynchronous UP Counter using T Flip-Flops (PGT)

Số T Flip-Flops cần dùng ít nhất là ���2� = ���212 = 4

Truth Table:

QDQC

Reset = QD’+QC’

11 Design an asynchronous couter for the following count sequence using J-K Flip-Flops:

6 →5 →4 →3 →2 →1 →6 → …

- Đây là mạch đếm xuống từ 6 về 1, dùng J-K FF với tích cực cạnh xuống, nên đầu ra Q’ nối với đầu vào CLK của FF kế tiếp

- Vì mạch đếm đến MODE 6 nên cần dùng ít nhất 3 flip flop

- Trạng thái đầu: 110 (6); trạng thái cuối: 001 (1); trạng thái reset: 000 (0) trở về trạng thái đầu

12 Given the asynchronous counter as follows

Chuỗi trạng thái của mạch theo thứ tự DCBA đếm từ 1111→1110→1101→1100→1011

→1010→1001→1000 →0111→0110→ 0101→0100→1111…

a Determine modulus (MOD) of the counter

MOD của mạch là 12

b Determine output signals which have glitches

Tín hiệu bị xung gai: B

c Determine the duty cycle of A,B,C,D

- Duty cycle của A: 50%

- Duty cycle của B: 50%

- Duty cycle của C: 66,7%

- Duty cycle của D: 66,7%

13 Design a 4-bit BCD synchronous counter using J-K Flip-flops

Mạch chỉ đếm từ 0 đến 9 rồi reset trở lại về 0

Truth table:

K map:

J0 = 1

K0 = 1

J1 = Q0.Q3

K1 = Q0

J2 = Q0.Q1

K2 = Q0.Q1

J3 = Q0.Q1.Q2

K3 = Q0

Mạch logich

14 Design a synchronous counter for the following sequence using D Flip-Flops Assume that 110, 010 are the intial states.

Truth table:

Curent state D

C DB DA Nesxt state Q

DC= ��� + �� + ��

QCQB.QA 00 01 11 10

DB= �� + ��

QCQB.QA 00 01 11 10

DA= � + � + �

QCQB.QA 00 01 11 10

III MSI Logic Circuits

15 Derive the Boolean expression for output Q of the following MUX

� = ��� + ��� + ��� + ���

16 Derive the Boolean expression for input F of the following DEMUX

� = ���

� = ���

� = ���

� = ���

17 Given that X and Y are inputs, B and D are outputs, D is the difference of X –

Y, and B is the borrow bit Design a Half-Subtractor circuit using 2-to-1 Multiplexers.

Với phép trừ 2 bit: � = � − � = � ⨁ �

Bit mượn (borrow bit): B = ��

Truth table:

X Y D=X-Y B = ��

Mạch điện:

18 Given Y (A,B,C,D), D = MSB implemented by a IC 74151 as the following circuit Determine the Boolean function of Y

I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7

Y(A, B, C, D) = ∑m (6, 9, 11, 14)

19 How many inputs will a decimal-to-BCD encoder have?

Một mạch giải mã Decimal- to - BCD giải mã giá trị thập phân từ 0 đến 9 thành dạng nhị phân Nên có tổng cộng 10 đầu vào mạch giải mã decimal-to-BCD

20 What is the number of inputs and outputs of a decoder that accept 128 different input combinations?

Một mạch giải mã là tổ hợp mạch giải maxt thông tin từ 2n đầu vào thành n đâu ra (quá trình chuyển thành dạng nhị phân thông tin đầu vào)

Vậy, một mạch giải mã nhận 128 tổ hợp đầu vào sẽ có 128 đầu vào và 7 đầu ra

21 Design an octal-to-binary encoder

Truth Table:

Input Output

X Y Z

D 1 0 0 1

D 2 0 1 0

D 3 0 1 1

D 4 1 0 0

D 5 1 0 1

D 6 1 1 0

Mạch điện

22 Show how to use IC 74138s to form a 1-of-16 decoder.

23 The following figure shows how a decoder can be used in the generation of control signals Assume that a RESET pulse has occurred at timt t 0 and determine the CONTROL waveform for 10 clock pulses.

24 Design an 8-bit magnitude comparator using IC 74HC85s

Bộ so sánh 8 bit so sánh hai số 8 bit bằng cách nối xếp tầng của hai bộ so sánh 4 bit Đối với bộ so sánh bậc thấp hơn (LSB), đầu vào A = B_IN phải được kết nối tín hiệu

Cao (1), trong khi hai đầu vào xếp tầng khác A<B_IN và A>B_IN phải được kết nối với tín hiện THẤP (0) Các đầu ra của bộ so sánh bậc cao trở thành các đầu ra của bộ

so sánh tám bit này

Fig Mô phỏng mạch so sánh 8 bit bằng CircuitMaker