Giáo trình thí nghiệm kỹ thuật số IUH

TRƯƠNG NĂNG TOÀN (chủ biên) BÙI THƯ CAO NGUYỄN THANH HẢI GIÁO TRÌNH THÍ NGHIỆM KỸ THUẬT SÓ NHÀ XUẤT BẢN ĐẠI HỌC CÔNG NGHIỆP THÀNH PHỐ HÔ CHÍ MINH TRƯƠNG NĂNG TOÀN BÙI THƯ CAO NGUYỄN THANH HẢI Giáo trì.

TRƯƠNG NĂNG TOÀN (chủ biên) BÙI THƯ CAO - NGUYỄN THANH HẢI

GIÁO TRÌNH THÍ NGHIỆM KỸ THUẬT SÓ

NHÀ XUẤT BẢN ĐẠI HỌC CÔNG NGHIỆP

THÀNH PHỐ HÔ CHÍ MINH

TRƯƠNG NĂNG TOÀN - BÙI THƯ CAO

NGUYỄN THANH HẢI

LỜI NÓI ĐÀƯ

Việc ứng dụng khoa học kỹ thuật vào đời sống đã mang lại nhiều lợi ích

tập, nghiên cứu trong lĩnh vực điện tử

Trên cơ sở kiến thức số kinh điển, tác giả đã cố gang chọn lọc và biên soạn

dung theo một trình tự kiến thức từ cơ bản đến nâng cao, bao gồm các bài sau:

Bài 1: CỒNG LOGICBài 2: MẠCH TỐ HỢPBài 3: MẠCH ĐẾM VÀ THANH GHI DỊCHBài 4: Bộ CHUYẾN ĐÔI DAC - ADCBài 5: THIẾT KẾ VÀ LẮP RÁP CÁC MẠCH ÚNG DỤNG

Giáo trình được dùng làm Tài liệu tham khảo chính thức cho các sinh viên

đẳng và Đại học ngành điện - điện tử

Tác giả chân thành cảm ơn dến các Thầy Cô và các bạn đồng nghiệp đã có

kiến dóng góp bổ sung cho việc hoàn thành giáo trình này.

Tác giả

MỤC LỤC

LỜI NÓI ĐẦU

BÀI 1: CỔNG LOGIC

1.1 TỐNG QUAN

2 1.1.1 Mức Logic (Logic Level) 2 1.1.2 Các tham số dòng điện và điện áp trong vi mạch logic 3

1.1.3 Giới hạn nhiễu (Noise Margin) 4

1.1.4 Hệ số tải (Fan out) 5

1.1.5 Đơn vị tải (Unit Loads) 7

1.1.6 Trễ truyền đạt (Propagation Delay) 9

1.1.7 Công suất (Power) 9 1.2 CÁC HỌ LOGIC 10

1.2.1 Họ DDL (Diode Diode Logic) 10

1.2.2 Họ RTL (Resistor Transistor Logic) 10

1.2.3 Họ DTL (Diode Transistor Logic) 11

1.2.4 Họ TTL (Transistor Transistor Logic) 11

1.2.5 Cổng logic với ngõ ra Collector để hở (OC - Open Collector) 13

1.2.6 Cong logic với ngõ ra 3 trạng thái 16

1.2.7 Cổng logic Schmitt-Trigger 18

1.2.8 Họ MOS và CMOS (Complementary Metal Oxide Semiconductor) 20 1.3 GIAO TIẾP HỌ TTL - CMOS 25

1.3.1 Tóm tắt các điểm cần lưu ý khi sử dụng các IC họ TTL và CMOS 25 ỉ.3.1.1 Nguồn cấp 25

ỉ.3.1.2 Điện áp mức logic 25

1.3. ỉ.3 Ngõ vào đê hở 26

1.3.2 Các phương thức kết nối giữa TTL và CMOS 26

ỉ.3.2.1 Trường hợp TTL tải CMOS 27

1.3.2.2 Trường họp CMOS tải TTL 29

1.4 CÁC BÀI THỰC HÀNH 30

1.4.2 Khảo sát chức năng cống NOT 30

1.4.2.1 Khảo sát và kiểm tra chức năng IC 74LS04 31

1.4.2.2 ỉ.2 Khảo sát và kiểm tra chức năng IC 74LSỈ4 (Schmitt-Trỉgger 32 1.4.2.3 Nhận xét và đánh giá kết quả 32

1.4.3 Khảo sát chức năng cổng OR 33

1.4.4 ỉ Khảo sát và kiểm tra chức năng IC 74LS32 34

1.1.1.2 Nhận xét và đánh giá kết quả 35

1.4.3 Khảo sát chức năng cổng AND 35

ỉ.4.3.1 Khảo sát và kiểm tra chức nâng ỈC 74LS08 37

ỉ.4.3.2 Nhận xét và đánh giá kết quả 38

1.4.4 Khảo sát chức năng cổng NOR 38

1.4.4.1 Khảo sát và kiểm trạ chức năng IC 74LS02 ; 39

1.4.4.2 Tạo cổng NOR từ cổng OR và NOT 40

ỉ 4.4.3 Nhận xét và đánh giá kết quá 41

1.4.5 Khảo sát chức năng cổng NAND 41

1.4.5.1 Khảo sát vù kiểm tra chức năng IC 74LS00 42

ỉ.4.5.2 Khảo sát và kiểm tra chức năng IC CD401 ỉ 43

1.4.5.3 Tạo cổng NAND từ cổng AND và NOT 44

1.4.5.4 Nhận xét và đánh giá kết quả 44

1.4.6 Khảo sát chức năng cổng EX-OR 45

ỉ.4.6.1 Khảo sát và kiểm tra chức nâng IC 74LS86 46

ỉ.4.6.2 Nhận xét và đánh giả kết quả 47

1.4.7 Khảo sát chức năng cổng EX-NOR 47

Ỉ.4.7.Ỉ Khảo sát và kiểm tra chức năng IC 74LS8Ỉ0 48

1.4.7.2 Tạo cổng NAND từ cổng EX-OR và NOT 49

1.4.7.3 Nhận xét và đánh giá kết quả 49

1.4.8 Khảo sát chức năng cổng đệm 50

ỉ.4.8.1 Khảo sát và kiểm tra chức năng IC 74LS07 51

1.4.8.2 Nhận xét và đánh giá kết quả 51

1.5 CÁC ỬNG DỤNG CÓNG LOGIC 52

1.5.1 Mạch đèn báo có xe tại ngã tư 52

1.5.2 Mạch điều khiển chọn nút nhấn ưu tiên 55 1.5.3 Mạch đèn cảnh báo an toàn trên ô tô 57 BÀI 2: MẠCH TỐ HỌP 2.1 CÁC BÀI THỰC HÀNH 59

2.1.1 Chuấn bị linh kiện và các thiết bị thực hành 59

2.1.2 Bài thực hành với IC giải mã (Decoder) 60

2.1.2.1 ỉ Khảo sát và kiểm tra chửc năng IC giải mã 74LS138 60 2.1.2.2 Khảo sát và kiếm tra chức năng IC giải mã 74LS47-74LS247 63

2.1.2.3 Cấu tạoLed 7 đoạn 64

2.1.2.4 Khảo sát và kiểm tra chức năng IC giải mã CD4543 66

2.1.3 Bài thực hành với 1C mã hóa (Encoder) 68

2.1.3.1 Khảo sát và kiểm tra chức năng IC mã hóa 74LSỈ47 68

2.1.3.2 Khảo sát và kiểm tra chức năng IC mã hóa 74LSỈ48 70

2.1.4 Bài thực hành với IC đa hợp (Multiplexer) 73

2.1.4.1 Kháo sát và kiểm tra chức nấng ỈC đa hợp 74LS251 73

2.1.4.2 Khảo sát và kiểm tra chức nâng IC đa hợp 74LSỈ53 75

2.1.4.3 Khảo sát và kiếm tra chức nấng IC đa họp 74LSI57 78

103

3.1.3 ỉ Khảo sát mạch đếm nhị phân sử dụng Flip Flop 103

3.1.4 2 Khảo sát mạch đếm MOD M < 2 N sử dụng Flip Flop 110 3.1.4 Bài thực hành với các IC mạch đếm

3.1.10 Khảo sát và kiêm tra chức năng IC đếm nhị phân 4bỉt 74LSỈ93 132 3.1.11 Khảo sát và kiểm tra chức năng 1C đếm nhị phân CD4040 132 3.1.12 ỉ 4.8 Khảo sát và kiêm tra chứcnăng ỈC đếm

3.1.13 Khảo sát và kiêm tra chức năng IC đếm vòng CD4017 137

3.1.5 Bài thực hành với mạch ghi dịch (thanh ghi dịch) 142

3.1.5.1 Khảo sát mạch ghi dịch sử dụng Flip Flop 142 3.1.5.2 Khảo sát và kiêm tra chức năng ỈC ghi dịch 74LS164 143 3.1.5.3 ỉ.5.3 Khảo sát và kiểm tra chức năng 1C ghi dịch 74LS166

147

3.1.5.4 Khảo sát và kiểm tra chức năng IC ghi dịch 74LS595 và 6B595 149

3.1.6 Bài thực

hành với mạch chốt dữ liệu 153

3 ỉ.6.1 Khảo sát và kiểm tra chức năng IC chốt 74LS373 và 74LS374 153

3 ỉ.6.2 Khảo sát và kiểm tra chức năng IC chôt 74LS573 155

3.2 CÁC ỨNG DỤNG MẠCH ĐẾM VÀ THANH GHI DỊCH 156

3.2.1 Mạch định thời có hiển thị thời gian đặt trước 156 3.2.2 Mạch đếm lên và đếm xuống BCD hiển thị trôn 2 LED 7 đoạn 158

BÀI 4: Bộ CHUYỂN ĐÓI DAC-ADC 4.1 Bộ CHƯYẺN ĐỐI DAC 161

4.2 Bộ CHUYỂN ĐÓI ADC 165

4.3 CÁC BÀI THựC HÀNH 167

4.3.1 Khảo sát và kiểm tra chức năng IC DAC0808 167

4.3.2 Khảo sát và kiểm tra chức năng IC ADC0804 169

4.4 CÁC ỦNG DỤNG BỘ CHUYỂN ĐỔI DAC - ADC 172

4.4.1 Mạch điều khiển tốc độ động cơ DC 172

4.4.2 Mạch điều khiển nhiệt độ 174

BÀI 5: THIÉT KÉ VÀ LẤP RÁP CÁC MẠCH ỨNG DỤNG 5.1 MỘT SÓ MẠCH TẠO XUNG THÔNG DỤNG 180

5.1.1 Mạch dao động đa hài 180

5.1.2 Mạch tạo xung đơn ổn 181

5.2 CÁC BƯỚC THIẾT KÉ MẠCH SỐ 182

5.3 THIẾT KÉ VÀ LẤP RÁP CÁC MẠCH ỨNG DỤNG 185

5.3.1 Thiết kế các mạch diều khiển đèn LED 185

5.3.1.1 Thiết kế mạch điền khiển 20 đèn sáng đuổi từ Trải qua Phải 185

5.3.1.2 Thiết kế mạch điều khiển 10 đèn sáng lan và giảm độ sáng 188

5.3.1.3 Thiết kế mạch điều khiển 16 đèn sáng lan và giảm độ sáng 191

5.3.1.4 ỉ 4 Thiết kế mạch điều khiên 8 đèn sáng lan - đổi chiều, giảm độ sáng 194 5.3.1.5 Thiết kế mạch điều khiển 8 đèn sảng lan - tắt lan và đẻi chiều 197

5.3.1.6 Thiết kế mạch điều khiên 8 đèn sáng dồn từ Trải qua Phải 201

5.3.2 Thiết kế các mạch định thời 204

5.3.2.1 Thiết kế mạch định thời với thời gian đặt hiển thị so 204

Mực LỰC

5.3.2.2 Thiết kế mạch định thời với thời gian được cài đặt bang công tắc 208 5.3.2.3 Thiết kế mạch định thời với thời gian đặt lù 12 giờ 210

5.3.3 Thiết kế mạch đồng hồ số 2135.3.4 Thiết kế mạch đếm xe ra vào 218

TÀI LIỆU THAM KHẢO

BÀI 1: CỐNG LOGIC

Bài thí nghiệm sẽ giúp sinh viên củng cổ kiến thức và có các kỹ năng sau:

- Nắm vững các khái niệm cổng logic, các phép toán và hàm logic, các thông

số dòng điện - điện áp và các hệ số tải - đơn vị tải trong vi mạch logic

- Phân biệt được những điểm khác nhau giữa các họ logic, phân tích được cácđặc tính và các ưu điếm nồi bật của từng họ logic, đặc biệt là hai họ TTL vàCMOS

- Trình bày và phân tích được các phương thức giao tiếp giữa hai họ TTL vàCMOS

- Thực hiện được các bước thiết kế và các phương pháp tối ưu các mạch số sửdụng cổng logic

- Phân tích, kiểm tra và sửa chữa được các hư hỏng trong mạch số sứ dụngcổng logic

- Trình bày được cấu tạo và nguyên tắc hoạt động của các IC cổng logic, từ

đó vận dụng vào việc thiết kế các mạch điều khiển số tổng hợp theo yêu cầuứng dụng

1.1 TỐNG QUAN

Cổng logic được cấu tạo gồm các vi mạch bên trong nhằm thực hiện các chức năngcủa các hàm logic, cụ thế có 3 loại cổng logic cơ bản: AND, OR và NOT Khi kết nốicác loại cống logic này với nhau ta sẽ có thêm một số cổng logic khác: NAND, NOR,EXOR, EXNOR

Các cổng logic được cấu tạo bởi các linh kiện bán dẫn: Diode, Transistor, FET,MOSFET, bao gồm các vi mạch logic như: resistor-transistor logic (RTL), diode-transistor logic (DTL), transistor-transistor logic (TTL),

Vì cồng logic có cấu tạo bởi các mạch logic bên trong, nên dể kích hoạt chúng tacần phải có các tín hiệu với mức diện áp thuộc dải giá trị điện áp cho phép Cụ thể ta

thay các tín hiệu bằng các mức giá trị điện áp tương ứng hay còn gọi là các mức logic.

1.1.1 Mửc Logic (Logic Level)

Mức logic là mức giá trị diện áp ở đầu vào hay đầu ra của cổng logic ứng với logic

1 hay logic 0, nó phụ thuộc vào điện áp nguồn của cổng logic được sử dụng (kí hiệu

Theo qui ước, la có mức logic 1 (mức cao) được thay bằng mức điện áp cao, kíhiệu là H (High), mức logic 0 (mức thấp) được thay bằng mức điện áp thấp, kí hiệu là

L (Low), và một vài qui ước mức logic dược mô tả theo bảng bên dưới:

Bảng 1 ĩ Bảng quỉ ước các mức logic

1.1.2 Các tham số dòng điện và điện áp trong vi mạch logic

Hình ỉ 1 Dòng điện và điện áp vào/ra của các cổng logic

Khi sử dụng các vi mạch số, chúng ta cần chú ý các kí hiệu của các tham số theoqui định chung của nhà sản xuất Dưới đây là bảng liệt kê các kí hiệu thường được sứdụng

Bảng 1.2 Bảng các tham sổ dòng và áp tại các ngõ vào/ra cống logic

> Current-Sourcing Logic và Current-Sinking Logic

Hình 1.2(a) và 1.2(b) bên dưới mô tả hoạt động của hai dòng Source và dòng Sink

như sau:

Hình 1.2(a) Dòng Source đirợc câp bởi công NAND

Hình 1.2(a): Khi ngõ ra của cổng .NAND 1 là mức cao, nó sẽ cung cấp dòng ÍIH

đến ngõ vào cổng NAND 2, cổng này đóng vai trò như một điện trở nối mass Và nhưvậy, ngõ ra của cồng 1 có vai trò là nguồn cấp dòng cho ngõ vào cổng 2 Dòng chạytrong trường hợp này gọi là dòng Source (dòng ra)

Hình 1.2(b) Dòng sink chạy vào cồng NAND

Hình 1.2(b): Lúc này ngõ vào cổng 2 đóng vai trò như một điện trở được treo lên

điện trở ra của cổng 1 xuống mass Dòng trong trường hợp này gọi là dòng Sink (dòngvào)

1.1.3 Giới hạn nhiễu (Noise Margin)

Nhiễu trong hệ thống số là điện áp không cần thiết có thể ảnh hưởng đến các mức

logic ngõ vào gây ra sự chỉ thị sai ở ngõ ra

Giới hạn nhiễu là mức nhiễu lớn nhất tác động tới ngõ vào hay ngõ ra của công

logic mà chưa làm thay đối trạng thái hiện tại của nó Có thể biểu diễn giới hạn nhiễu(đối với tín hiệu DC) bằng các hình bên dưới

Hình 1.3 Các dải điện áp tại ngõ vào/ngõ ra của công logic

DC Voltage

(b)(a)

Hình 1.3(a) trình bày các dải điện áp xuất hiện tại ngõ ra mạch logic: các giá trị

điện áp lớn hơn Von(min) gọi là mức logic 1, nhỏ hơn Voi.(max) gọi là mức logic 0.Khoảng giữa là các giá trị điện áp không cho phép

Hình 1.3(b) trình bày các dải điện áp cho phép tại ngõ vào mạch logic: các giá trị

điện áp lớn hơn Vm(min) gọi là mức logic 1, nhỏ hơn Viựmax) gọi là mức logic 0.Khoảng giữa là các giá trị điện áp không xác định

Vi dụ: Xác định giới hạn nhiễu DC của các IC họ TTL?

- Bảng 1.3 liệt kê các mức điện áp vào và điện áp ra của các IC họ TTL tiêuchuẩn (standard 74 Series) Các giá trị điện áp này được đưa ra trong điều kiệntốt nhất về điện áp nguồn, nhiệt độ và các điều kiện tái

1 V) Giới hạn nhiễu sẽ cho biết khả năng chống nhiễu của loại IC sử dụng

1.1.4 Hệ số tải (Fan-out)

Hệ số tải cho biết khả năng có thể kết nối được tối đa bao nhiêu ngõ vào của các

cổng logic tới ngõ ra của một cổng cho trước mà cổng vẫn đảm bảo được sự hoạt độngtin cậy về tốc độ, nhiệt độ và các tham số khác nằm trong giới hạn cho phép

Để xác định hệ số mắc tải, ta cần phải xác định được :

Vỉ dụ: Xác định có bao nhiêu ngõ vào cồng NAND có thể được điều khiển bởi một

ngõ ra cồng NAND (IC 7400) ?

Hình 1.4 Các dòng điện lại ngõ vào/ra cúư cổng NAND ở mức logic 0

/oựmax) = 16mA (Max Sink Current)/iL(max) = 1.6mA (Max Source Current)

ZiH (max) = 40pA

định như sau:

Từ hai kết quả trên, ta xác định Fan-out = 10, nghĩa là 1 ngõ ra cổng NAND có thểkết nối được tối đa 10 ngõ vào cổng NAND khác nhau.

Lưu ỷ: Neu hai giá trị Fan-out khác nhau thì ta chọn kết quả nhỏ hơn.

1.1.5 Đơn vị tải (Unit Loads)

Đơn vị tải (ƯL) cho biết khả năng mắc tải ngõ vào (Input loading) và khả năng mắctải ngõ ra (Fan-out) Đơn vị tải được định nghĩa bao gồm 2 thông số dòng điện ngõvào và ngõ ra Để cụ thể hơn ta xem ví dụ bên dưới:

Vỉ dụ r Cho biết các IC họ TTL có thông số ƯL theo bảng 1.4 Hãy xác định các dòng

vào/ra, cho biết:

Bảng 1.4 Bảng thông số đơn vị tải của các IC họ TTL

TTL Series

ZoL(max) = 10 X 1.6mA = 16mA

Và hệ số tải ngõ vào (Input loading) là 1 ƯL ở cả 2 trạng thái cao và thấp,

nghĩa là:

1 đơn vị tải (1ƯL) =

■*

40 gA ỏ' trạng thái Cao 1.6 mA ở trạng thái Thấp

Ví dụ 2' Xác định các thông số ƯL cùa IC 74LS04 ?

Vỉ dụ 3: Cho mạch điện bao gồm các J-K Flip Flop 74S112 được cấp tín hiệu xung

Clock bởi ngõ ra của IC cổng NOT 74S04 Hỏi xung clock có thể cấp tối đa cho baonhiêu J-K Flip Flop ?

Tra bảng 1.4 ta xác định được:

Khả năng mắc tải ngõ ra của 74S04 là 25ƯL (High) và 12.5UL (Low)

Dựa vào Datasheet của 74S112, ta có:

Khả năng mắc tải ngõ vào của 74S112 là 2.5ƯL (ở cả hai trạng thái).

Từ đó, ta xác định được số lượng tải (J-K FF) 74S112 tối đa có thể kết nối vớingõ ra xung Clock của 74S04:

N= 12.5UL / 2.5ƯL = 5

Vỉ dụ 4’ Sử dụng IC 74LS04 và 74LS112 thay cho IC 74S04 và 74S112 ở ví dụ 3.

Tính số J-K FF tối đa có thể được kết nối ?

Tra bảng 1.4 ta có:

Khả năng mắc tải ngõ ra của 74LS04 là 10ƯL (High) và 5ƯL (Low)

Dựa vào Datasheet của 74S112, ta có:

Khả năng mắc tải ngõ vào của 74LS112 là 2ƯL (High) và 0.5UL (Low)

Trong trường hợp này ta cần phải xác định số lượng tải (J-K FF) ở cả hai trạngthái như sau:

N (High) = 10ƯL / 2ƯL = 5

N (Low) = 5ƯL / 0.5ƯL = 10

Vậy 74LS04 có thể tải tối đa 5 ngõ vào J-K FF 74LS112 (nghĩa là có khả năng

cấp toi đa cho 5 J-K FF).

1.1.6 Trễ truyền đạt (Propagation Delay)

Xét dạng sóng tín hiệu vào ra của cổng NOT của họ TTL như hình sau:

Hình 1.5 Dạng sóng tại ngõ vào/ra của cổng NOT

tpHL: thời gian trễ từ trạng thái cao sang trạng thái thấp.tpLH: thời gian trễ từ trạng thái thấp sang trạng thái cao

Trễ truyền đạt (thời gian trễ chuyển mạch) là khoảng thời gian giữa của sự thay đổingõ vào và sự thay đối ngõ ra

Thời gian trễ của sự thay đổi từ mức thấp lên mức cao ở ngõ vào cồng NOT khácvới thời gian trễ từ mức cao xuống thấp

Thời gian trễ càng nhỏ thì tốc độ chuyển mạch càng cao

Công suất tiêu tán: là tiêu chuẩn đánh giá lượng công suất tốn hao trên các phần tử

trên vi mạch Công suất này thường cỡ vài mW đối với một vi mạch số

Công suất điều khiển: là công suất của tín hiệu điều khiển ở đầu vào mà vẫn đảm

bảo cho mạch hoạt động tốt

Tốn hao công suất: khi thời gian trễ giảm (tốc độ chuyến mạch tăng) thì sự tiêu thụ

công suất tăng, tức là sự tổn hao công suất lớn

Đối với các IC họ TTL chuẩn có thời gian trễ bằng 10ns, các IC họ CMOS từ 30ns 50ns Tuy nhiên, các IC họ CMOS chỉ tiêu thụ công suất là 0,001 mW trong khi các IC

-họ TTL là 10mW.

1.2 CÁC HỌ LOGIC

Họ DDL là các vi mạch logic được cấu tạo bởi các diode bán dẫn Bên dưới là sơ

đồ cấu tạo cồng AND và OR hai ngõ vào thuộc họ DDL

Hình 1.6 Sơ đồ cấu tạo cổng OR và cổng AND họ DDL

ưu diem' Mạch điện đơn giản, dễ chế tạo cồng logic nhiều ngõ vào, công suất tiêu thụ

nhỏ

Nhược điểm' Độ chống nhiễu thấp, sai lệch mức điện áp cao, sai lệch này sẽ rất lớn

nếu ta mắc nối tiếp nhiều cổng với nhau

Các IC họ RTL được cấu tạo bởi các transistor và điện trở Hình bôn dưới là sơ đồcấu tạo cổng NAND thuộc họ RTL

Hình 1.7 Sơ đồ cấu tạo cổng NA ND họ RTL

Các IC họ RTL hiện nay không còn được chế tạo vì chúng có công suất tiêu thụ

lớn và dộ chống nhiễu kém

+5V

+5V

1.2.3 Họ DTL (Diode Transistor Logic)

Các IC họ DTL được cấu tạo bởi các diode và transistor Sau đây ià sơ đồ cấu tạo

< R2

• •<

Hình 1.8 Sơ đồ cấu tạo cổng NAND họ DTL

Các IC họ DTL có độ chống nhiễu và khả năng chịu tải cao hơn họ RTL, tuy nhiêncác IC thuộc họ này vẫn có nhược điểm là hệ số ghép nối nhỏ và thời gian trễ lớn

1.2.4 Họ TTL (Transistor Transistor Logic)

Vào năm 1964, tập đoàn Texas Instruments đã giới thiệu lần đầu tiên các IC thuộc

họ TTL chuẩn (54/74 Series) Các IC họ TTL cấu tạo bởi các transistor Ta xem mạchcổng AND họ TTL ở hình sau:

Hình 1.9 Sơ đồ cấu tạo cổng AND họ TTL

Hiện nay, các IC thuộc họ TTL được cải tiến nhiều hơn về các thông số như: tốc

độ, độ chống nhiễu cao và công suất tiêu thụ nhỏ và được phân loại theo các dòng sauđây

Low-Power TTL, 74L Series

Đây là dòng TTL công suất thấp, tuy nhiên còn hạn chế về tốc độ chuyển mạch, vềcấu tạo cơ bản giống với họ TTL chuẩn, chỉ khác là sử dụng các điện trở có giá trị lớnnhằm hạn chế công suất tiêu thụ Dòng TTL này thích hợp để thiết kế các mạch hoạtđộng với tần số thấp, đòi hỏi ít năng lượng

High-Speed TTL, 74H Series

Đây là dòng TTL có tần số hoạt động cao, tuy nhiên năng lượng tiêu hao lớn vềcấu tạo cơ bản giống với họ TTL chuẩn, chỉ khác là sử dụng các điện trở có giá trị nhó

và transistor Darlington nhằm tăng tốc độ hoạt động Dòng TTL này thích hợp để thiết

kế các mạch hoạt động với tần số cao

Schottky TTL, 74S Series

Dòng TTL 74S được cải thiện về tốc độ so với họ 7411 về cấu tạo, họ TTL 74S sửdụng diode Schottky và các transistor Darlington Diode Schottky được kết nối để giúp

Transistor ngắt chế độ bão hòa nhanh hơn (hình 1.9a).

Hình 1.10 Cẩu tạo cổng có Diode Schottky

De transistor làm việc nhanh hơn khi không dùng Diode Schottky, ta có thể mắc

thêm tụ điện (25-100pF) song song với điện trở cực B (hình 1.9b), nhằm tạo ra xung

điện làm giảm nhanh điện tích ở cực B khi transistor ngưng dẫn đồng thời tăng dòng

Low-Power Schottky TTL, 74LS Series

Dòng TTL 74S được cải thiện công suất nhưng tần số hoạt động vẫn thấp hơn dòng74S Dòng này sử dụng các Schottky clamped transistor và các điện trở có giá trị lớnhơn Các IC thuộc dòng này được dùng chủ yếu trong các thiết bị hiện nay mà khôngyêu cầu tần số cao

Advanced Schottky TTL, 74AS Series

Dòng 74AS được cải tiến tốc độ cao và công suất thấp hơn so với dòng 74S

Advanced Low-Power Schottky TTL, 74ALS Series

Đây là dòng TTL được cải tiến về tốc độ và công suất so với dòng 74LS

Bảng 1.5 Bảng so sảnh các tham số của các IC cổng NAND thuộc họ TTL

Max clock rate (MHz) 35 3 50 125 45 200 70

Fan-out (same series) 10 20 10 20 20 40 20

Ngoài ra, một số IC thuộc họ TTL có cấu tạo loại khác như: mạch TTL với cực thu

để hở (Open Collector - OC), mạch TTL ba trạng thái, mạch Schmitt-Trigger

1.2.5 Cổng logic với ngõ ra Collector để hở (OC - Open Collector)

Trong nhiều ứng dụng, người ta cũng có thể kết nối các ngõ ra của các cổng

logic với nhau, gọi là Wired-AND (xem hình vẽ) Tuy nhiên, trong nhiều trường họp

dạng kết nối này có thể gây quá tải cho cổng logic và có thể gây hư hóng Vì vậy,người ta thường sử dụng loại cổng logic hở Collector (OC) sẽ làm tăng khả năng chịutải của cổng và tránh các sự cố gây hỏng mạch

Xét mạch logic ở hình bên dưới:

Hình 7.77 Sơ đồ két nối cổng logic kiểu thường và kiểu Wried-AND

Với hình 1.10(a): kết nối ngõ ra của 2 cổng NAND thông qua cổng AND Còn

ở hình 1.10(b): kết nối trực tiếp 2 ngõ ra cổng NAND với nhau, cách kết nối này còn

gọi là wired-AND.

Hình 1.12 Sơ đồ kết nối 2 ngõ ra cổng NAND kiểu Wried-AND

Với hình 1.12, khi ngõ ra của cổng NAND 1 ở mức cao on, off) và ngõ

ra cổng NAND 2 ở mức thấp (Qc off, Qữ on) thì sẽ xuất hiện dòng điện chạy như hình

vẽ, và dòng này có khả năng lên tới 55mA có thể gây hỏng Qx và Qĩ>

Để có thể sử dụng kiểu wired-AND an toàn, ta sử dụng loại cổng TTL có cực

thu collector để hở Sơ đồ mạch điện cổng NAND hở collector như sau:

Nhìn vào hình vẽ ta thấy cực c của transistor Q3 đầu ra để hở Đe mạch hoạtđộng dược, ta phải nối cực c lên nguồn Vcc thông qua một điện trở kéo bên ngoàiPullup Resistor (Rp)

Hình 1.13 Sơ đồ cấu tạo cổng NAND với cực thu để hở

Điện trỏ' treo Rp

Giá trị Rp được chọn sao cho dòng sink vào cổng (ở mức thấp) có giá trị nhó

chuyển mạch của cổng Đây chính là nhược điểm khi chúng ta sử dụng loại cổng cóngõ ra oc có điện trở treo, mặc dù chọn Rp nhỏ đến mức thấp nhất cho phép thì tốc độchuyến mạch vẫn không cao so với loại cổng TTL chuẩn

Vỉ dụ: Xét mạch điện với ngõ ra chung X như hình 1.14, Xác định giá trị Rp

sao cho ngõ ra có hệ số mắc tải Fan-out tổng là 4ƯL (với các cổng NOT được két nối

Hình 1.14 Sơ đồ ngõ rơ cống logic kết nổi diện trớ treo Rp

Neu một trong các ngõ vào cổng NOT bằng 0 thì sẽ xuất hiện dòng sink ÍRp và/1L như hình vỗ Tra bảng 1.4 ta có hệ số tải ngõ ra Fan-out của IC 7405 ở mức thấp là10ƯL, suy ra dòng sink tổng là /oL(max) = 10 X 1.6mA = 16mA

= 4x1,6mA = 6.4mATổng các dòng sink tại X:

16mA = ÍRp + 6.4mA

—> / R P = 9.6mAVới các IC thuộc họ TTL chuẩn, KoL(max) = 0.4V

Từ hình vẽ, ta có: Rp (min) = [ Vcc - Roi (max) ] / /Rp

= I 5V- 0.4V ] / 9.6mA = 480 n

Ta chọn Rp = 560 tì.

(Khi ứng dụng thực tế, thường chọn Rp = ỉ KQ )

Bộ đệm (Buffer/Driver)

Một vài mạch logic được thiết kế có vai trò đệm thường được gọi (buffer),

(driver) hoặc (buffer/driver), các cổng đệm có khả năng chịu dòng và điện áp ngõ ra

lớn hơn so với các cổng logic thông thường Có nhiều loại IC đệm ngố ra, trong đó cóvài loại với cổng đệm ngõ ra hở collector Chúng ta sẽ xem hình vẽ bên dưới với ICđệm ngõ ra đề hớ collector 7406

Hình 1,15, Sơ đồ cấu tạo cống đệm

IC 7406 bao gồm 6 cống đảo với ngõ ra hở collector, cho phép dòng sink lên tới40mA ở mức thấp và điện áp tối đa tại ngõ ra 30V Vì vậy, có thể sử dụng bộ đệm này

Kí hiệu

Kí hiệu của các cổng logic với ngõ ra hở collector theo tiêu chuấn IEEE/ANSI:

Hình 1,16, Kí hiệu các cổng logic với cực collector đế hớ

1.2.6 Cống logic với ngõ ra 3 trạng thái

Cổng logic được cấu tạo có ngõ ra cấu tạo ngoài trạng thái cao (logic 1) vàtrạng thái thấp (logic 0) còn có thêm trạng thái thứ ba là trạng thái có trở kháng cao(hay là trạng thái thả nổi) được gọi là cổng logic ngõ ra 3 trạng thái Cong logic 3

trạng thái cũng thường được sử dụng cho dạng kết nối wired-AND hoặc dạng Bus.

Ta xét cổng logic 3 trạng thái hoạt động theo bảng trạng thái như hình bên dưới:

Hình 1.17 Cẩu lạo và kí hiệu cổng logic 3 trạng thái

Khi E=o, transistor Q1 ngắt, cực B của Q2 có điện áp cao nên transistor Q2 mớbão hòa, cực B của Q3 như nối đất Điều này khiến cho cực E của Q3 như bị treo hay

1.2.7 Cổng logic Schmitt-Trigger

Xét các dạng sóng tại ngõ vào/ra của 2 loại cồng NOT như sau:

Hình 1.19(b) Dạng sóng ngõ vào/ra của cổng NOTSchmỉtt-Trỉgger 74LS14

Ta thấy ở hình 1.19(a) trong khoảng thời gian trễ chuyển từ mức logic thấp/cao

của cổng NOT, xuất hiện các mức điện áp nằm trong dải điện áp không xác định sẽgây ra các xung nhiễu ngõ ra

Vì vậy, để giảm thiểu các xung nhiễu này người ta thường dùng loại cổng

Schmitt-Trigger như hình 1.19(b).

Trường hợp ngõ vào (Vinput = OV) và ngõ ra tương ứng (Vout= 5V):

Trường hợp ngõ vào (Vmput = 5V) và ngõ ra tương ứng(Voụt= 0V):

Hình 1.19(a) Dạng sóng ngõ vào/ra của cồng NOT 74LS04

Với:

Úng dụng

Do đặc tính chuyển mạch nhanh nên cổng Schmitt-Trigger có khả năng chống

nhiễu tôt (không phụ thuộc nhiều vào hình dạng và thời gian trễ của xung clock} và vì

ngõ ra là luôn có dạng xung vuông với khoảng thời gian trễ rất ngắn nên nó thường

được ứng dụng tạo xung kích (xung kích Schmitt-Trigger).

Hình 1.20 Dạng sóng vuông ở ngõ ra cổng NOT dạng Schmitt-Trigger

♦♦♦ Các đặc tính của họ TTL cần lưu ý

5.25V, nhiệt độ hoạt động từ 0 75 °C Còn đối với 54 Series, điện áp từ 4.5V -ỉ- 5

- Tất cả các đầu vào của cổng TTL để hở sẽ hoạt động như mức logic 1, trường

hợp này gọi là ngõ vào thả nổi (Footing).

- Khi không sử dụng 1 ngõ vào nào đó của cồng logic (Unused Input) thì tốt

nhất ta phải nối mass hoặc treo lên nguồn thông qua điện trở và cũng có thể kết nối với

ngõ vào khác (Tied-Together Inputs) sao cho chức năng cổng không bị thay đổi.

- Khi kết nối các ngõ vào khác nhau với một ngõ vào chung (Tỉed-Together Inputs ) thì phải thỏa mãn điều kiện: ngõ vào chung phải có hệ số tải (Input Loading

Factor) bằng hoặc lớn hơn tổng các hệ số tải của các ngõ vào khác.

- Khi kết nối ngõ vào xuống mass thông qua điện trở, ta phải xác định giá trịđiện trở đủ lớn sao cho mức logic ngõ vào luôn là 0 Ví dụ theo hình bên dưới

/VV

Hình 1.21 Các dạng kết nối ở ngô vào cổng logic

/iL X /?max = KlL(max)7?max = KlL(max) / /1L

Theo chuẩn TTL, hệ số tải ngõ vào (Input loading factor) cổng NAND là 1ƯL

và EÍL(max) = 0.8V Biết:

40 gA ở trạng thái Cao 1.6 mA ở trạng thái Thấp

Vậy giá trị lớn nhất của R:

Ta chọn R = 4700 (7? <5000).

1.2.8 Họ MOS và CMOS (Complementary Metal Oxide Semiconductor)

Semiconductor), đây là các transistor hiệu ứng trường được gọi là MOSFET

đặc biệt là khả năng tích hợp số lượng lớn các phần tử mạch điện trên một Chip so vớicác IC lưỡng cực Tuy nhiên, tốc độ hoạt động thì lại thấp hơn

các MOSFET kênh N Cả hai loại này đều có khả năng tích hợp được nhiều nhất cácphần tử mạch trên một Chip

cùng chip nên có nhiều ưu điểm hơn so với họ MOS Trong họ MOS, loại CMOS cótốc độ cao nhất và công suất tiêu thụ thấp nhất, nhưng khả năng tích hợp trên chip thìkhông bằng

hơn nên giá thành rẻ Các IC loại CMOS thích hợp cho những ứng dụng sử dụngnguồn thấp và không yêu cầu tốc độ cao Tốc độ chính là nhược điểm của CMOS sovới TTL

Cổng NOT loại CMOS +VDD

• -(

Vin

▼ ị

G

G

| s

p D

D N

Q1

—►

V out Q2

74HC Series (High-Speed CMOS)

Đây là phiên bản được cải tiến về tốc độ hoạt động, có thể so sánh tương đương vớiloại 74LS của TTL

74HCT Series

Đây cũng là phiên bản IC với tần số hoạt động cao Điểm khác so với loại 74HC là

sự thiết kế tương thích với họ TTL về điện áp nguồn cấp

cần chú ý các giá trị điện áp tại ngõ vào/ra như sau:

CÒL (max) = 0 V

nhiên công suất này sẽ tăng theo tần số tín hiệu, trong khi đối với họ TTL gần nhưkhông đổi trong dải tần hoạt động của chúng

điện áp cao hoặc khi để hở Vì vậy, khi sử dụng chúng ta không được phép thá nổi các

kết nối với ngõ vào khác sao cho chức năng cổng không thay đổi Dòng ngõ vào cổng

họ CMOS nhở hơn rất nhiều so với họ TTL

mức thấp bằng nhau và giới hạn nhiễu có thể được tăng lên bằng cách tăng điện áp

Ta xét sơ đồ mạch bên

dưới với ngõ ra của 2 cổng NOT được nối chung nhau;

bình thường, và như vậy có thể gây hỏng IC

có cực drain để hở hoặc ngõ ra 3 trạng thái như các hình bên dưới

Tristate Outputs

Hình 1.25(h) Sơ đồ kết nẩỉ các cổng NOT ba trạng thái kiểu Wried-AND

1.3 GIAO TIẾP HỌ TTL - CMOS

Các IC số có mặt trên thị trường bao gồm rất nhiều loại với hình dạng và kíchthước khác nhau Trong đó, thông dụng nhất vẫn là loại có 2 hàng chân hay còn gọi là

DIP (dual-in-linepackage) với nhiều kích thước: 14 chân, 16 - 20 - 24 - 28 - 40 và 64

chân

Kí hiệu tại chân số 1

Hình 1.26 Các hình dạng và kí hiệu chân của IC sổ 14 chân

Các IC thuộc họ TTL và CMOS hiện nay được rất nhiều nhất Họ TTL bao gồm

các loại IC 74xxx được trình bày ở phần trước Họ CMOS bao gồm 4xxx, 14xxx và 74xCxxx Trong đó, loại 74HCTXX được thiết kế để tương thích với họ TTL.

1.3.1 Tóm tắt các điểm cần lưu ý khi sử dụng các IC họ TTL và CMOS

1.3.1.1 Nguồn cấp

- Họ TTL: điện áp cấp kí hiệu Vcc = +5V, điện áp cấp tối đa ~7V Khả năng tảidòng ngõ ra tối đa là 40mA

chân nguồn kí hiệu là Vcc để tương thích khi giao tiếp với các IC họ TTL Khả năngtải dòng ngõ ra tối đa là 10mA

1.3.1.2 Điện áp mức logic

- Các mức điện áp logic chung của các IC thuộc họ TTL và CMOS với điện ápnguồn cấp Vcc = +5V được mô tả theo hình bên dưới