Xét các dạng sóng tại ngõ vào/ra của 2 loại cồng NOT như sau:
Hình 1.19(b). Dạng sóng ngõ vào/ra của cổng NOTSchmỉtt-Trỉgger 74LS14
Ta thấy ở hình 1.19(a) trong khoảng thời gian trễ chuyển từ mức logic thấp/cao của cổng NOT, xuất hiện các mức điện áp nằm trong dải điện áp không xác định sẽ gây ra các xung nhiễu ngõ ra.
Vì vậy, để giảm thiểu các xung nhiễu này người ta thường dùng loại cổng Schmitt-Trigger như hình 1.19(b).
Trường hợp ngõ vào (Vinput = OV) và ngõ ra tương ứng (Vout= 5V):
Khi Vinput — ov tăng đến Vinput > VT+ thì Vout ov
Trường hợp ngõ vào (Vmput = 5V) và ngõ ra tương ứng(Voụt= 0V):
Khi Vinput — 5V giảm đến Vinput < VT- thìVout— 5V VT+ : điện áp ngưỡng của mức chuyển mạch từ 0 —> 1
VT- : điện áp ngưỡng của mức chuyển mạch từ 1 —► 0 (VT+ = 1.7V và VT- = 0.9V đối với IC 7414) 18 Bài 1. CÓNG LOGIC
Hình 1.19(a). Dạng sóng ngõ vào/ra của cồng NOT 74LS04
Với:
Úng dụng
Do đặc tính chuyển mạch nhanh nên cổng Schmitt-Trigger có khả năng chống nhiễu tôt (không phụ thuộc nhiều vào hình dạng và thời gian trễ của xung clock} và vì ngõ ra là luôn có dạng xung vuông với khoảng thời gian trễ rất ngắn nên nó thường được ứng dụng tạo xung kích (xung kích Schmitt-Trigger).
Hình 1.20. Dạng sóng vuông ở ngõ ra cổng NOT dạng Schmitt-Trigger
♦♦♦ Các đặc tính của họ TTL cần lưu ý
- Nguồn cấp chuẩn vcc = 5V. Đối với 74 Series, dải điện áp vcc từ 4.75V +■
5.25V, nhiệt độ hoạt động từ 0 75 °C. Còn đối với 54 Series, điện áp từ 4.5V -ỉ- 5.
5V, nhiệt độ hoạt động nằm trong khoảng -55°c 125°c.
- Tất cả các đầu vào của cổng TTL để hở sẽ hoạt động như mức logic 1, trường hợp này gọi là ngõ vào thả nổi (Footing).
- Khi không sử dụng 1 ngõ vào nào đó của cồng logic (Unused Input) thì tốt nhất ta phải nối mass hoặc treo lên nguồn thông qua điện trở và cũng có thể kết nối với ngõ vào khác (Tied-Together Inputs) sao cho chức năng cổng không bị thay đổi.
- Khi kết nối các ngõ vào khác nhau với một ngõ vào chung (Tỉed-Together Inputs ) thì phải thỏa mãn điều kiện: ngõ vào chung phải có hệ số tải (Input Loading Factor) bằng hoặc lớn hơn tổng các hệ số tải của các ngõ vào khác.
- Khi kết nối ngõ vào xuống mass thông qua điện trở, ta phải xác định giá trị điện trở đủ lớn sao cho mức logic ngõ vào luôn là 0. Ví dụ theo hình bên dưới.
/VV
Hình 1.21. Các dạng kết nối ở ngô vào cổng logic
/iL X /?max = KlL(max)
7?max = KlL(max) / /1L
Theo chuẩn TTL, hệ số tải ngõ vào (Input loading factor) cổng NAND là 1ƯL và EÍL(max) = 0.8V. Biết:
40 gA ở trạng thái Cao 1.6 mA ở trạng thái Thấp
Suy ra: /iL(max) = 1.6 mA.
Vậy giá trị lớn nhất của R:
/?max= PÍL(max) / /IL= 0.8V / 1,6mA = 5000 Ta chọn R = 4700 (7? <5000).
1.2.8. Họ MOS và CMOS (Complementary Metal Oxide Semiconductor)
- Các IC thuộc họ MOS có cấu tạo từ các transistor công nghệ MOS (Metal Oxide Semiconductor), đây là các transistor hiệu ứng trường được gọi là MOSFET.
- Ưu điểm của IC có cấu tạo bằng MOSFET là nhỏ gọn, công suất tiêu thụ thấp và đặc biệt là khả năng tích hợp số lượng lớn các phần tử mạch điện trên một Chip so với các IC lưỡng cực. Tuy nhiên, tốc độ hoạt động thì lại thấp hơn.
- Các IC loại P-MOS cấu tạo là các MOSFET kênh p, còn loại N-MOS cấu tạo từ các MOSFET kênh N. Cả hai loại này đều có khả năng tích hợp được nhiều nhất các phần tử mạch trên một Chip.
- Riêng các IC loại CMOS có cấu tạo gồm cả 2 MOSFET kênh p và kênh N trên cùng chip nên có nhiều ưu điểm hơn so với họ MOS. Trong họ MOS, loại CMOS có tốc độ cao nhất và công suất tiêu thụ thấp nhất, nhưng khả năng tích hợp trên chip thì không bằng.
- Tuy nhiên, so với họ TTL thì khả năng tích hợp vẫn cao hơn, cấu tạo đơn giản hơn nên giá thành rẻ. Các IC loại CMOS thích hợp cho những ứng dụng sử dụng nguồn thấp và không yêu cầu tốc độ cao. Tốc độ chính là nhược điểm của CMOS so với TTL.
Cổng NOT loại CMOS +VDD
Vin Qi Q2 Vout
•---(
Vin
▼ ị
G
G
| s
p D
D N
Q1
—►
V out
Q2
+VDD OFF ON ~ov
ov ON OFF —VDD
Hình 1.22. Cổng NOT loại CMOS
Hình 1.23. Cổng NAND họ CMOS
Sau đây là các dòng IC thuộc họ CMOS:
4000/1400 Series
Đây chính là các phiên bản đầu tiên của CMOS (1400 Series thuộc hãng Motorola) bao gồm 4000A và 4000B series. Dòng 4000B được cải tiến hon ở khả năng dòng ngõ ra cao hơn.
74C Series
Đây là dòng CMOS được thiết kế có số chân và chức năng tương ứng với dòng TTL có cùng chỉ số (ví dụ 74C74 và 7474 loại TTL). Chúng được sản xuất nhằm mục đích có thể thay thế các mạch sử dụng TTL bằng các thiết bị tương đương bằng công nghệ CMOS. Tuy nhiên, không phải là tất cả và loại 74C có các đặc tính giống với loại 4000.
A B X
0 0 1
0 1 1
1 0 1
1 1 0
Cổng NAND loại CMOS
74HC Series (High-Speed CMOS)
Đây là phiên bản được cải tiến về tốc độ hoạt động, có thể so sánh tương đương với loại 74LS của TTL.
74HCT Series
Đây cũng là phiên bản IC với tần số hoạt động cao. Điểm khác so với loại 74HC là sự thiết kế tương thích với họ TTL về điện áp nguồn cấp.
❖ Các đặc tính của họ CMOS cần lưu ý
- Nguồn cấp: Đối với dòng 4000 và 74£ điện áp cấp VDE> = 3 5V, còn dòng 74HC và 74HCT sử dụng điện áp cấp VDD = 2 - 6V. Ngoài điện áp nguồn cấp VDD, ta cần chú ý các giá trị điện áp tại ngõ vào/ra như sau:
CÒL (max) = 0 V TỒH (min) = VDD
KiL(max) = 30% VDD
CIH (min) = 70% VDD
- Các cổng CMOS có công suất tiêu thụ nhỏ hơn các cổng TTL tương đương. Tuy nhiên công suất này sẽ tăng theo tần số tín hiệu, trong khi đối với họ TTL gần như không đổi trong dải tần hoạt động của chúng.
- Các đầu vào cổng CMOS rất nhạy với trạng thái tĩnh điện, và rất dễ bị hỏng với điện áp cao hoặc khi để hở. Vì vậy, khi sử dụng chúng ta không được phép thá nổi các đầu vào mà phải treo lên nguồn VDD hoặc đưa xuống mass qua điện trở và cũng có thế kết nối với ngõ vào khác sao cho chức năng cổng không thay đổi. Dòng ngõ vào cổng họ CMOS nhở hơn rất nhiều so với họ TTL.
- Các cổng CMOS có dải tần số làm việc thấp hơn TTL.
- Khả năng chống nhiễu họ CMOS tốt hơn TTL. Các giới hạn nhiễu ở mức cao và mức thấp bằng nhau và giới hạn nhiễu có thể được tăng lên bằng cách tăng điện áp nguồn cấp VDD
KNH = KOH (min) — KIH (min) — VDD - 70% VDD = 30% VDD
KNL = KIL (max) - POL (max) = 30% VDD - 0 = 30% VDD
Wired-AND
Ta xét sơ đồ mạch bên
dưới với ngõ ra của 2 cổng NOT được nối chung nhau;
- Điện áp đo được tại ngõ ra chung có giá trị ~VDD/2 khi mức logic tại ngõ ra cúa 2 cổng khác nhau (như hình vẽ). Điện áp này nằm trong khoảng [ VIL (max) = 30%VDD
và FÍH (min) = 70%VDD ] nên không thể điều khiển các thiết bị khác khi được kết nối.
- Khi nối lại với nhau, dòng điện chạy qua 2 kênh của MOSFET sẽ lớn hơn mức bình thường, và như vậy có thể gây hỏng IC.
- Để có thể sử dụng kiểu wired-AND, ta sử dụng các loại IC họ CMOS với ngõ ra có cực drain để hở hoặc ngõ ra 3 trạng thái như các hình bên dưới.
Open-Drain Outputs
Hình 1.25(a). Sơ đồ kết nổi các cổng NOT hở collector kiểu Wried-AND
+VDD
Hình 1.24. Sơ đồ kết nổi 2 cẳng NOT kiểu Wỉred-AND
Tristate Outputs
Hình 1.25(h). Sơ đồ kết nẩỉ các cổng NOT ba trạng thái kiểu Wried-AND