Giáo trình kỹ thuật số dành cho bậc cao đẳng ngành cnkt điện tử, truyền thông; điện tử công nghiệp

Mục tiêu của học phần: - Về kiến thức: Khi kết thúc môn học/học phần, học sinh sinh viên có thể: + Phân biệt các hệ thống số: thập phân, nhị phân, hex.. Chuyển đổi qua lại giữa các h

PHẦN NỘI DUNG Bài 1: CÁC HỆ THỐNG SỐ VÀ SỐ HỌC NHỊ PHÂN

Các hệ thống số và chuyển đổi qua lại giữa các hệ thống số

Bài 1: CÁC HỆ THỐNG SỐ VÀ SỐ HỌC NHỊ PHÂN

Bài học này cung cấp cho người học kiến thức về các hệ thống số: thập phân, nhị phân và thập lục phân, phân biệt và chuyển đổi qua lại giữa các hệ thống số Ngoài ra, người học còn thực hiện được các phép toán nhị phân đơn giản

- Phân biệt các hệ thống số: thập phân, nhị phân, thập lục phân

- Chuyển đổi qua lại giữa các hệ thống số

- Thực hiện các phép toán nhị phân

- Chuyển đổi qua lại giữa các hệ thống số

- Thực hiện các phép toán nhị phân

- Rèn luyện thái độ học tập tích cực

- Rèn luyện kỹ năng làm việc nhóm

Hệ thống số thập phân là hệ quen thuộc dùng 10 ký tự số từ 0 đến 9 để biểu thị số lượng nên có cơ số 10, hệ nhị phân dùng 2 ký tự số 0 và 1 để biểu thị số lượng nên có cơ số 2,… Cơ số cho biết số ký tự hay số các chữ số dùng để biểu thị số lượng trong hệ thống số đó Mỗi hệ thống số có một cơ số riêng

Mỗi chữ số trong một số mang một trọng số cụ thể xác định số đó lớn bao nhiêu Mỗi vị trí chữ số có một trọng số được xác định bởi các số lũy thừa cho cơ số

1.2 Các hệ thống số và chuyển đổi qua lại giữa các hệ thống số

Hệ nhị phân dùng hai ký tự số 0 và 1 để biểu thị số lượng Cơ số của hệ nhị phân là 2 Một chữ số trong số nhị phân được gọi là một bit (viết tắt của Binary

18 digit) Số bit quyết định kích cở của số nhị phân nhiều bit Ví dụ, 10100B làsố nhị phân 5 bit

Bit đầu tiên bên trái có trọng số cao nhất được gọi là MSB (Most significant Bit –bit có ý nghĩa nhất) Bit tận cùng bên phải có trọng số thấp nhất được gọi là LSB (Least significant Bit –bit có ý nghĩa ít nhất)

Số nhị phân có 8 bit được gọi là 1 byte Bội số của byte:

2 10 = 1024 được gọi tắt là 1K (Kilo)

Hai con số 0 và 1 của hệ nhị phân đại diện cho hai mức logic trong kỹ thuật số Máy tính dùng hệ nhị phân để điều khiển dữ liệu nhờ tính đơn giản của nó Mạch điện hoạt động với 2 mức điện áp tương ứng, việc thiết kế mạch sẽ dễ dàng hơn nhiều

1.2.2 Hệ thập lục phân (Hexa decimal)

Hệ thập lục phân (gọi tắc là hệ hex) dùng 10 ký tự số từ 0 đến 9 và 6 ký tự chữ cái từ A đến F (0123456789ABCDEF) để biểu thị số lượng Cơ số của hệ hex là 16

Ví dụ, 7AFH làsố hex 3 chữ số

Hệ hex được dùng như một phương tiện ghi nhanh các con số lớn Máy tính sử dụng số nhị phân bên trong và số hex chỉ được người điều hành sử dụng bên ngoài

 Đếm dãy số nhị phân và dãy số hex tương đương với số thập phân: Bảng 1.1

Bảng 1.1–Các dãy số đếm

Thập phân Hex Nhị phân

1.2.3 Chuyển đổi qua lại giữa các hệ thống số

(1) Chuyển đổi nhị phân – thập phân

- Chuyển đổi số nhị phân sang số thập phân: Khai triển số nhị phân theo cơ số 2 từ các vị trí trọng số

- Chuyển đổi số thập phân sang số nhị phân: Đối với số nguyên, dùng phép chia 2 liên tiếp lấy các số dư, số dư sinh ra đầu tiên là số LSB, khi kết quả phép chia bằng 0 số dư sinh ra cuối cùng là số MSB

Ví dụ 1.1: Chuyển đổi 21D sang số nhị phân:

Ví dụ 1.2: Chuyển đổi 50D sang số nhị phân:

 Đối với phần nguyên, ta có thể phân tích số thập phân thành tổng các lũy thừa cơ số 2 dựa theo bảng 1.2

Bảng 1.2–Bảng lũy thừa cơ số 2

Theo cách này, ví dụ 1.2 được chuyển đổi như sau:

(2) Chuyển đổi hex – thập phân

- Chuyển đổi số hex sang số thập phân: Khai triển số hex theo cơ số 16 từ các vị trí trọng số

- Chuyển đổi số thập phân sang số hex: Đối với số nguyên, dùng phép chia 16 liên tiếp lấy các số dư, số dư sinh ra đầu tiên là số có trọng số nhỏ nhất, khi kết quả phép chia bằng 0 số dư sinh ra cuối cùng là số có trọng số lớn nhất

Ví dụ 1.4: Chuyển đổi (687)10 sang số hex:

68710/16B dư D (hay F trong hệ hex)

4210/16=2 dư D (hay A trong hệ hex)

(3)Chuyển đổi nhị phân – hex

- Chuyển đổi số nhị phân sang số hex:

Ta có 2 4 =2x2x2x2 Do đó 4 bít của một số nhị phân có thể biểu thị cho 1 chữ số hex Chuyển một số nhị phân sang số hex, trước tiên tách chúng thành các nhóm 4 bit, bắt đầu với bit LSB Chuyển mỗi nhóm 4 bit thành các số hex tương đương của nó

Ví dụ 1.5: Số nhị phân 100101B có thể tách thành 2 nhóm:

Ví dụ 1.6: Chuyển đổi 11101001101B sang số hex

- Chuyển đổi số hex sang số nhị phân:

Chuyển một số hex sang số nhị phân, mỗi chữ số hex được chuyển thành 4 bit nhị phân tương đương của nó

Ví dụ 1.7: Số hex A37H có thể chuyển thành số nhị phân 12 bit:

Ví dụ 1.8: Chuyển đổi 45C8 H sang số nhị phân

 Số BCD (Binary Coded Decimal): Số BCD là số thập phân ở dạng nhị phân Trong biểu diễn số BCD, mỗi chữ số thập phân trong hệ thập phân được biểu diễn bằng 4 bit nhị phân tương ứng (Bảng 1.1)

Các phép toán nhị phân

Cũng giống như cộng 2 số thập phân, khi cộng 2 số nhị phân, hai số nhị phân được viết ở 2 dòng thẳng Các bit có trọng số tương ứng được sắp thẳng hàng từ trên xuống Qui tắc cộng: Bảng 1.3

Bảng 1.3–Qui tắc cộng nhị phân

Số nhớ trước Số hạng 1 Số hạng 2 Nhớ Tổng

Các ví dụ dưới đây với giá trị tương đương thập phân trong dấu ngoặc:

Chỉ xét phép trừ số lớn cho số nhỏ (số bị trừ lớn hơn số trừ) Cũng giống như trừ 2 số thập phân, khi trừ 2 số nhị phân, hai số nhị phân được viết ở 2 dòng thẳng

Các bit có trọng số tương ứng được sắp thẳng hàng từ trên xuống Qui tắc trừ: Bảng

Bảng 1.4–Qui tắc trừ nhị phân

Số bị trừ Số trừ Mượn Hiệu

Các ví dụ dưới đây với giá trị tương đương thập phân trong dấu ngoặc:

Tương tự như phép nhân thập phân

Tương tự như phép chia thập phân

1.1 Đặc trưng cơ bản của các hệ thống số (nhị phân, thập phân và hex) là gì?

1.2 Số thập phân nào giữ không đổi sau khi đổi sang hình thức nhị phân?

1.3 Số thập phân nào giữ không đổi sau khi đổi sang hình thức hex?

1.4 Số hex nào thay đổi hình thức sau khi đổi sang thập phân?

1.5 Biến đổi các số nhị phân sau đây thành thập phân: a 110101B b 1001101.111 B c 1011111.112 d 1011000.012

1.6 Biến đổi các số thập phân sau đây thành hình thức nhị phân và BCD: a 135D b 579D c 200D d 973D

1.7 Biến đổi các số nhị phân sau đây thành số hex: a 10011001001B b 10001010010B c 10011100011B d 11010110011B

1.8 Biến đổi các số hex sau đây thành thập phân: a A10H b 2F1H c 7ADH d B1E8H

1.9 Biến đổi các số thập phân sau đây thành số hex: a 732D b 841D c.918D d 2989D

1.10 Biến đổi các số nhị phân sau đây thành số BCD: a 101011001B b 111010010B c 10011011B d 1001110011B

1.11 Thực hiện các phép cộng nhị phân a 11001B với 10100B b 10101B với 10010B c 101011001B với 111010010B d 10011011B với 1001110011B

1.12 Thực hiện các phép trừ nhị phân a 11001B với 10110B b 10101B với 10000B c 11101100B với 10001001B d 111011B với 100111B

1.13 Thực hiện các phép nhân nhị phân a 1000B với 101B b 1010B với 1001B c 111100B với 10101B d 101011B với 1111B

1.14 Thực hiện các phép chia nhị phân a 10000B với 100B b 110010B với 10102 c 1100100B với 101B d 1100100B với 10100B

ĐẠI SỐ BOOL VÀ CỔNG LOGIC

Đại số Bool

2.1.1 Các qui tắc của đại số Bool và định lý Demorgan

Trong điện tử số, ta có biến số Bool hay biến nhị phân Một biến Bool chỉ nhận một trong 2 giá trị Hai giá trị đó có thể là {có, không}, {thấp, cao}, {1,0}, {hở, đóng}, hay bất kỳ chuỗi giá trị logic nhị phân nào trong tự nhiên Chúng đại diện

28 bởi 2 mức logic [0] và [1] Ứng với mỗi trạng thái hoạt động của mạch là một mức logic

Một xung điện áp được đặc trưng cho các mức logic như hình 2.1 :

Hình 2.1 – Mô tả các mức logic bởi một xung điện áp

Nếu một biến Bool luôn nhận một giá trị cố định, nó không còn là một biến, ta gọi nó là hằng số Bool

Bảng sự thật biểu diễn mối quan hệ giữa ngõ vào và ngõ ra của mạch số Nếu có n ngõ vào thì số trạng thái vào là 2 n Quan hệ giữa ngõ ra và ngõ vào là một hàm logic cụ thể Bảng sự thật được dùng để chỉ giá trị của một hàm Bool ứng với mỗi tổ hợp giá trị biến Trong cấu trúc của một bảng sự thật, quan trọng là liệt kê các giá trị ngõ vào theo một dãy có trình tự Mặt khác, nếu bỏ sót một vài tổ hợp thì việc thiết kế mạch logic dựa vào bảng sự thật không đầy đủ đó sẽ thực hiện chức năng không đúng Đại số Bool là đại số của mạch logic Dấu “+” đại diện cho phép toán OR, cổng

OR kết hợp các ngõ vào của nó để đưa đến ngõ ra Dấu “.” đại diện cho hoạt động của cổng AND Bảng các phép toán Bool phổ biến (Bảng 2.1) xem như các qui tắc để đơn giản hàm Bool

Bảng 2.1 – Các qui tắc của đại số Bool

 Định lý Demorgan Định lý Demorgan được thể hiện qua 2 biểu thức: n n n n

2.1.2 Đơn giản hàm Bool Để việc thi công mạch được kinh tế hơn, sau khi thiết kế xong các hàm Bool thường được chuyển về dạng mạch chứa cùng các loại cổng hoặc rút gọn trở nên đơn giản nhất Ta có thể dùng các qui tắc của đại số Bool và định lý Demorgan để rút gọn hàm Bool

Ví dụ 2.1: Đơn giản hàm: Y 1 ABABBC B(A AC)B(1C)B

Ví dụ 2.2: Đơn giản hàm: Y 2  ABABBC

Ví dụ 2.3: Đơn giản hàm: Y 3 (ABC)(A BC)

Ví dụ 2.4: Đơn giản hàm: Y 4 (ABC)(ABCD)ACD

2.1.3 Bìa Karnaugh và đơn giản hàm Bool

Bìa Karnaugh là một bảng gồm 2 n ô vuông chứa hàm có n biến Hai ô được xem là kế cận thì thoả mãn điều kiện tổ hợp biến của chúng chỉ khác nhau về trị số của một biến a Xây dựng bìa Karnaugh :

- Vẽ một bảng gồm 2 n ô cho hàm có n biến Bảng 4 ô cho hàm 2 biến A,B; Bảng 8 ô cho hàm 3 biến A,B,C; Bảng 16 ô cho hàm 4 biến A,B,C,D

- Đặt tên biến và gắn các giá trị cho bìa: tên biến phụ thuộc vào hàm đã cho, các giá trị trên bìa phải thoả mãn điều kiện tổ hợp biến của hai ô kế cận chỉ khác nhau về trị số của một biến

Các ô kế cận nhau: 00 và 01; 00 và 10; 01 và 11, 10 và 11

Các ô kế cận nhau: 000 và 001; 001 và 011; 011 và 010,

Các ô kế cận nhau: 0000 và 0001; 0001 và 0011;

0011 và 0010, 0000 và 1000,… b Qui tắc rút gọn hàm Bool :

Kết hợp 2 m ô gần nhau thì loại được m biến (mn), các biến có giá trị thay đổi sẽ bị loại, hàm có giá trị bằng 1 được viết dưới dạng thực, hàm có giá trị bằng 0 được viết dưới dạng bù

Ví dụ 2.5: Dùng bìa Karnaugh rút gọn hàm Bool: X 1 (A,B,C)(0,1,6,7)

Ví dụ 2.6: Dùng bìa Karnaugh rút gọn hàm Bool:

Ví dụ 2.7: Dùng bìa Karnaugh rút gọn hàm Bool:X 3 (A,B,C)(1,3,6,7)

Ví dụ 2.8: Dùng bìa Karnaugh rút gọn hàm Bool: X 3 (A,B,C,D)(0,1,3,4,5,7)

Cổng logic

Cổng logic là thiết bị điện tử thực hiện các phép toán Bool với ngõ vào là tín hiệu nhị phân Hai mức điện áp khác nhau được dùng để đại diện cho các giá trị

Bool Ví dụ, 5 volt (cao) được dùng để đại diện cho logic 1, và 0 volt (thấp) được dùng để đại diện cho logic 0 Như vậy một tín hiệu vào A là một biến Bool Khi A ở mức 5 volt, ta nói rằng A có giá trị logic 1 Khi A ở mức 0 volt, ta nói A có giá trị logic 0

Cổng NOT là thiết bị đảo tín hiệu vào của nó Cụ thể, nếu ngõ vào là mức logic

0, ngõ ra là mức logic 1 Nếu ngõ vào là mức logic 1, thì ngõ ra là mức logic 0 Ký hiệu cổng NOT: Hình 2.2a Bảng sự thật : Bảng 2.2

Bảng 2.2 – Bảng sự thật cổng NOT

Hàm của phép đảo (phép toán NOT, hay phủ định) trên một tín hiệu được mô tả bằng một vạch ngang trên đầu tín hiệu Mạch điện công tắc đơn giản mô phỏng cho cổng NOT: Hình 2.2b

IC chứa cổng NOT: IC7404

Cổng OR là thiết bị thực hiện phép toán OR Ngõ ra của một cổng OR là hàm

OR của các ngõ vào của nó Cổng OR có hai hoặc nhiều ngõ vào Ký hiệu của cổng

OR hai ngõ vào: Hình 2.3a Bảng sự thật: Bảng 2.3

- Hàm của phép OR là Y=A+B Dấu chữ thập “+” giữa A và B đại diện cho phép toán của cổng OR Nó không phải là dấu cộng

- Mạch điện công tắc đơn giản mô phỏng cho cổng OR: Hình 2.3b

(a)Ký hiệu (b) Mạch mô phỏng

Bảng 2.3 – Bảng sự thật cổng OR

Khi phép toán OR được theo sau bởi một phép toán NOT, đó là một phép toán

OR-NOT, hay gọi là phép toán NOR Trong một cổng NOR, một phép toán logic

OR được thực hiện ở ngõ vào và theo sau bởi một phép toán NOT Cổng NOR có thể có 2 hay nhiều ngõ vào Ngõ ra của cổng NOR là hàm OR-NOT của ngõ vào

Ký hiệu của cổng NOR hai ngõ vào: Hình 2.4 Bảng sự thật : Bảng 2.4

Hình 2.4–Ký hiệu cổng NOR

Bảng 2.4 – Bảng sự thật cổng NOR

IC chứa cổng OR: IC7432; IC chứa cổng NOR: IC7402

Cổng AND là thiết bị thực hiện phép toán AND Ngõ ra của một cổng AND là hàm AND của các ngõ vào của nó Cổng AND có hai hoặc nhiều ngõ vào Ký hiệu của cổng AND hai ngõ vào: Hình 2.5a Bảng sự thật : Bảng 2.5

Hàm của phép AND là Y=A.B Dấu chấm “.” giữa A và B đại diện cho phép toán của cổng AND Nó không phải là dấu nhân Dấu chấm có thể không được ghi, và A.B có thể ghi bằng AB Mạch điện công tắc đơn giản mô phỏng cho cổng

Hình 2.5–Cổng AND (a)Ký hiệu

Bảng 2.5 – Bảng sự thật cổng AND

Khi phép toán AND được theo sau bởi một phép toán NOT, đó là một phép toán AND-NOT, hay gọi là phép toán NAND Trong một cổng NAND, một phép toán logic AND được thực hiện ở ngõ vào và theo sau bởi một phép toán NOT

Cổng NAND có thể có 2 hay nhiều ngõ vào Ngõ ra của cổng NAND là hàm AND-

NOT của ngõ vào Ký hiệu của cổng NAND hai ngõ vào: Hình 2.6 Bảng sự thật:

Hình 2.6–Ký hiệu cổng NAND (b)

Bảng 2.6 – Bảng sự thật cổng NAND

IC chứa cổng AND: IC7408; IC chứa cổng NAND: IC7400

Cổng exclusive OR (EX-OR gọi tắt là XOR) khác với cổng OR Ngõ ra của nó ở mức logic 0 khi các ngõ vào của nó giống nhau Ngõ ra của nó ở mức logic 1 khi các ngõ vào của nó khác nhau Ký hiệu của cổng OR hai ngõ vào: Hình 2.7 Bảng sự thật: Bảng 2.7

Hình 2.7–Ký hiệu cổng XOR

Bảng 2.7 – Bảng sự thật cổng XOR

Hàm của phép XOR là YABABAB Dấu ‘’ là phép toán XOR

Khi phép toán XOR được theo sau bởi một phép toán NOT, đó là một phép toán

XOR-NOT, hay gọi là phép toán XNOR Trong một cổng XNOR, một phép toán logic XOR được thực hiện ở ngõ vào và theo sau bởi một phép toán NOT Cổng

XNOR có thể có 2 hay nhiều ngõ vào Nói cách khác, ngõ ra của cổng XNOR là hàm XOR-NOT của ngõ vào Ký hiệu của cổng XOR hai ngõ vào: Hình 2.8 Bảng sự thật : Bảng 2.8

Hình 2.8–Ký hiệu cổng XNOR

Bảng 2.8 – Bảng sự thật cổng XNOR

IC chứa cổng XOR: IC7486; IC chứa cổng XNOR: IC4077

- Tóm tắt các cổng logic 2 ngõ vào: Bảng 2.9

Bảng 2.9–Các cổng logic 2 ngõ vào

OR NOR AND NAND XOR XNOR

2.2.5 Cổng logic nhiều ngõ vào

Ngoại trừ cổng NOT, các cổng logic còn lại có thể có 2 hoặc nhiều ngõ vào, các cổng logic có 3 ngõ vào có 8 trạng thái trong bảng sự thật, tóm tắt ở bảng 2.10

Bảng 2.10–Các cổng logic 3 ngõ vào

OR NOR AND NAND XOR XNOR

IC chứa cổng OR 3 ngõ vào: IC4075

IC chứa cổng NOR 3 ngõ vào: 7427

IC chứa cổng AND 3 ngõ vào: IC7411

IC chứa cổng NAND 3 ngõ vào: IC7410

2.1.Phát biểu định lý Demorgan bằng 2 biểu thức logic

2.2 CMR: a ABAB ABAB b ABAB ABAB c (AB)(AB)(AB)(AB) d (AB)(AB)(AB)(AB)

9 ABC (AB AC ABC ABC

2.4 Dùng bìa Karnaugh đơn giản hàm Bool:

2.5 Vẽ ký hiệu, viết hàm ngõ ra và bảng sự thật cho cổng logic: a Cổng NOT? b Cổng OR? c Cổng NOR? d Cổng AND? e Cổng NAND? f Cổng XOR? g Cổng XNOR?

A Mục tiêu: Sau bài thực hành này, người học sẽ làm được những công việc sau:

 Tra cứu IC cổng, nhận dạng được các loại cổng logic cơ bản

 Ráp mạch, kiểm tra cổng, lập được bảng trạng thái chức năng của các loại cổng logic cơ bản

 Ráp mạch, khảo sát mạch tạo xung dùng cổng logic

B Dụng cụ, thiết bị thực hành:

1 Vật tư, dụng cụ: Testboard, VOM, kềm, nhíp, dây nối linh kiện, board nguồn - hiển thị

TÊN LINH KIỆN SỐ LƯỢNG ĐƠN VỊ

1.1 Ráp mạch, kiểm tra IC cổng NOT 1.1.1 Tra cứu sơ đồ chân IC 7404: hình T2.1

1 Ráp IC 7404 lên luống giữa của testboard

2 Cấp mass vào chân 7, nguồn 5v vào chân 14 cho IC

3 Nối ngõ vào của 1 cổng NOT của IC 7404 với các công tắc; ngõ ra với led hiển thị

4 Cấp các mức logic cho ngõ vào theo bảng sự thật (mức [0]: gạt công tắc xuống; mức [1]: gạt công tắc lên), ghi nhận kết quả ngõ ra (mức [0]: đèn tắt; mức [1]: đèn sáng), điền vào bảng T2.1

5 Đối chiếu với bảng sự thật của cổng NOT, nếu kết quả ngõ ra theo thực hành giống với ngõ ra theo lý thuyết, kết luận cổng còn tốt Trường hợp không đúng hoàn toàn, kết luận cổng hư

6 Kiểm tra tất cả các cổng còn lại

7 Đánh dấu các cổng tốt và các cổng hư của IC này

Hình T2.1–Sơ đồ chân các IC cổng

Bảng T2.1 –Kết quả thực hành IC cổng NOT

2.2 Ráp mạch, kiểm tra IC cổng OR

2.2.1.Tra cứu sơ đồ chân IC7432: Hình T2.1

1 Ráp IC 7432 lên luống giữa của testboard

2 Cấp mass vào chân 7, nguồn 5V vào chân 14 cho IC

3 Nối các ngõ vào của 1 cổng OR của IC7432 với các công tắc; ngõ ra với đèn hiển thị

4 Cấp các mức logic cho ngõ vào theo bảng sự thật (mức [0]: gạt công tắc xuống; mức [1]: gạt công tắc lên), ghi nhận kết quả ngõ ra (mức [0]: đèn tắt; mức [1]: đèn sáng), điền vào bảng T2.2

5 Đối chiếu với bảng sự thật của cổng OR, nếu kết quả ngõ ra theo thực hành giống với ngõ ra theo lý thuyết, kết luận cổng còn tốt Trường hợp không đúng hoàn toàn, kết luận cổng hư

6 Kiểm tra tất cả các cổng còn lại

7 Đánh dấu các cổng tốt và các cổng hư của IC này

Bảng T2.2 –Kết quả thực hành IC cổng OR

2.3 Ráp mạch, kiểm tra IC cổng NOR

2.3.1.Tra cứu sơ đồ chân IC7402: Hình T2.1

Làm lại tất cả các bước tương tự kiểm tra cổng OR, dùng IC7402 thay cho IC7432, lưu ý thứ tự chân IC Điền kết quả vào bảng T2.3

Bảng T2.3 –Kết quả thực hành IC cổng NOR

2.4 Ráp mạch, kiểm tra IC cổng AND

2.4.1.Tra cứu sơ đồ chân IC7408: Hình T2.1

Làm lại tất cả các bước tương tự kiểm tra cổng OR, dùng IC7408 thay cho IC7432 Điền kết quả vào bảng T2.4

Bảng T2.4 –Kết quả thực hành IC cổng AND

2.5 Ráp mạch, kiểm tra IC cổng NAND

2.5.1.Tra cứu sơ đồ chân IC7400: Hình T2.1

Làm lại tất cả các bước tương tự kiểm tra cổng AND, dùng IC7400 thay cho

IC7408 Điền kết quả vào bảng T2.5

Bảng T2.5 –Kết quả thực hành IC cổng NAND

2.6 Ráp mạch, kiểm tra IC cổng XOR

2.6.1.Tra cứu sơ đồ chân IC7486, IC4077: Hình T2.1

Làm lại tất cả các bước tương tự kiểm tra cổng NAND, dùng IC7486 thay cho

IC7400 Điền kết quả vào bảng T2.6

Bảng T2.6 –Kết quả thực hành IC cổng XOR

2.7 Ráp mạch, kiểm tra IC cổng XNOR

2.7.1.Tra cứu sơ đồ chân IC4077: Hình T2.1

Làm lại tất cả các bước tương tự kiểm tra cổng XOR, dùng IC4077 thay cho

IC7486 (lưu ý thứ tự chân) Điền kết quả vào bảng T2.7

Bảng T2.7 –Kết quả thực hành IC cổng XNOR

2.8 Ráp mạch tạo xung dùng cổng logic

Hình T2.2–Mạch dao động phi ổn

1 Kiểm tra, chọn linh kiện tốt cho mạch hình T2.2

2 Ráp mạch nguyên lý hình T2.2 lên testboard

3 Nối các ngõ ra với các đèn LED

4 Cấp mass, nguồn 5v cho các IC

5 Quan sát trạng thái ra trên 2 đèn led Ghi nhận kết quả thực hành

6 Ráp, kiểm tra lại mạch nếu kết quả chưa đúng

7 Có thể thay thế các cổng NOT bằng các cổng NAND hoặc NOR tương đương

MẠCH LOGIC TỔ HỢP

Phương pháp biểu diễn hàm đại số Bool

Hàm Bool có thể được viết ở một trong 2 dạng:

 Hàm dạng thực (tổng của tích): hàm tồn tại ở dạng tổng của các tích Các biến ở dạng thực tương ứng giá trị 1, các biến dạng bù tương ứng giá trị 0 Hoặc cũng có thể viết hàm ở dạng thực bằng(các giá trị thập phân tương đương của nhóm các biến số tương ứng với hàm ngõ ra bằng 1)

 Hàm dạng bù (tích của tổng): hàm tồn tại ở dạng tích của các tổng Các biến ở dạng thực tương ứng giá trị 0, các biến dạng bù tương ứng giá trị 1 Hoặc hay cũng có thể viết ở dạng bù (các giá trị thập phân tương đương của nhóm các biến số tương ứng với hàm ngõ ra bằng 0)

Ví dụ 3.1: Cho bảng sự thật sau: Bảng 3.1

Biểu diễn hàm Y1 ở dạng tổng của các tích: Y 1  A B  A B

Hoặc hàm Y1 cũng có thể được viết ở dạng thực: Y 1 (A,B) (1,2)

Biểu diễn hàm Y1 ở dạng tích của các tổng: Y 1 (AB)(AB)

Hoặc hàm Y1 cũng có thể được viết ở dạng bù:Y 1 (A,B) (0,3)

Ví dụ 3.2: Cho bảng sự thật sau: Bảng 3.2

Biểu diễn hàm Y2 ở dạng tổng của các tích: Y 2  ABCABC ABCABC Hoặc hàm Y2 cũng có thể được viết ở dạng thực: Y 2   ( A , B , C )   ( 1 , 3 , 6 , 7 ) Biểu diễn hàm Y2 ở dạng tích của các tổng:

Hoặc hàm Y2 cũng có thể được viết ở dạng bù:Y 2 (A,B,C)(0,2,4,5)

Mạch logic tổ hợp

3.2.1 Viết biểu thức logic ngõ ra cho mạch logic tổ hợp

Ta đã biết hàm logic cho từng cổng logic, nên ta có thể xác định biểu thức ngõ ra của mạch logic tổ hợp cho bất cứ mạch tổ hợp nào được kết nối từ các cổng Mô tả đại số của mạch logic tổ hợp là xác định biểu thức logic ngõ ra cho mạch logic, thường ta xác định thẳng trên mạch Ôn lại 7 cổng logic cơ bản: bảng 2.9 và bảng

Ví dụ 3.3: Xem mạch logic trong hình 3.1 Mạch này có 3 ngõ vào; A, B và C và một ngõ ra Y3 Dùng biểu thức Bool cho mỗi cổng, ta dễ dàng xác định biểu thức của ngõ ra Y 3  AB AC

Ví dụ 3.4: Tương tự, mạch hình 3.2 có 3 ngõ vào; A, B và C và một ngõ ra Y4

Dùng biểu thức Bool cho mỗi cổng, ta xác định biểu thức của ngõ ra

Ví dụ 3.5: Mạch hình 3.3 có 3 ngõ vào; A, B và C và một ngõ ra Y5 Dùng biểu thức Bool cho mỗi cổng, ta xác định biểu thức của ngõ ra

3.2.2 Vẽ mạch logic tổ hợp

Theo định lý Demorgan, có thể thay thế cổng AND với cổng OR và cổng NOT, hoặc thay thế cổng NOR với cổng AND và và cổng NOT, như hình 3.4

Hình 3.4–Biến đổi Demorgan mạch logic

Lưu ý phép đảo trên một tín hiệu cũng được tượng trưng bởi một hình tròn nhỏ

Phép đảo có thể xảy ra ở ngõ vào hay ngõ ra của một cổng Ví dụ, nếu một ngõ vào

A được đảo chỉ trước khi nó được đưa vào cổng AND, nó được mô tả như hình 3.5a và nó tương đương như hình 3.5b

Hình 3.5–Phép đảo trong sơ đồ logic

Mạch điện cổng XOR có biểu thức Y  ABABAB được vẽ lại như hình 3.6

Hình 3.6–Mạch tương đương cổng XOR

Mạch điện cổng XNOR có biểu thức Y ABABAB được vẽ lại như hình 3.7

Hình 3.7–Mạch tương đương cổng XNOR

Từ một hàm Bool cho trước, hoàn toàn có thể kết nối được mạch tương ứng bởi các cổng logic

Hình 3.8–Sơ đồ khối mạch logic

Ví dụ 3.6, hàm Y 3 AB ACcó thể thực hiện được mạch logic như hình 3.1

Ví dụ 3.7, hàm Y 4 ABBCAC có thể thực hiện được mạch logic như hình 3.2

Ví dụ 3.8, hàm Y 5  ABCBCAC có thể thực hiện được mạch logic như hình 3.3

3.2.3 Xác định giá trị ngõ ra của mạch logic tổ hợp

Giá trị logic ngõ ra cũng có thể được xác định trực tiếp từ sơ đồ mạch mà không cần dùng biểu thức Bool Kỹ thuật này thường được các nhà chuyên môn dùng trong suốt quá trình xử lý sự cố hoặc thử nghiệm một hệ thống logic vì thế nó cũng cho biết mỗi ngõ ra cổng cũng như ngõ ra cuối cùng có nhiệm vụ gì

Ví dụ 3.9: mạch điện hình 3.9 có các mức logic ngõ vào A= 0, B= 1, C= 1, và

D=1 Cổng AND thứ 1 có 3 ngõ vào ở mức logic 1 vì cổng đảo chuyển đổi A từ 0 sang 1, ở ngõ ra cổng AND: 1.1.1 = 1 Cổng OR có các ngõ vào 1 và 0, ở ngõ ra do

1+0 = 1 Mức 1 này được đảo thành 0 và đưa đến cổng AND thứ 2 cùng với mức 1 từ ngõ ra của cổng AND thứ nhất Ngõ vào 0 và 1 đến cổng AND thứ 2 cho ra mức

Thiết kế mạch logic tổ hợp

3.3.1 Các bước giải bài toán thiết kế logic

 Bước 1: Lập bảng sự thật theo yêu cầu của đề bài

 Bước 2: Viết hàm logic quan hệ giữa ngõ vào và ngõ ra

 Bước 3: Đơn giản hàm logic

 Bước 4: Kết nối mạch theo hàm logic

Ví dụ 3.10: Thiết kế mạch cộng nhị phân bán phần

Bảng 3.3–Bảng sự thật mạch cộng bán phần

Hình 3.10 – Mạch cộng bán phần

- Hàm logic: C 0  AB; S 1 / 2 ABAB AB

Ví dụ 3.11: Thiết kế mạch mạch cộng nhị phân toàn phần

Bảng 3.4–Bảng sự thật mạch cộng toàn phần

- Hàm logic: C i  ABC 0  ABC 0  ABC 0 ABC 0

Hình 3.11 – Mạch cộng toàn phần

3.1.Viết biểu thức logic cho ngõ ra mạch hình 3.12 a Hình 3.12a b Hình 3.12b c Hình 3.12c

3.2 Vẽ mạch logic cho các biểu thức logic: a F  ABAB b Y C(AB).AB

3.3 Thiết kế mạch logic tạo cổng XOR 3 ngõ vào A, B, C từ các cổng logic 1, 2 ngõ vào

3.4 Thiết kế mạch logic điều khiển một đèn X bằng 3 ngõ vào A, B, C Đèn chỉ sáng khi có hai ngõ vào điều khiển ở mức cao

3.5 Thiết kế một mạch logic với 3 ngõ vào A, B, C và 2 ngõ ra X, Y như sau: Ngõ ra X ở mức logic 1 khi có ít nhất hai ngõ vào ở logic 1; Ngõ ra Y ở mức logic 1 chỉ khi cả 3 ngõ vào có mức logic giống nhau (hoặc A=B=C=1 hoặc A=B=C=0)

3.6 Thiết kế mạch cộng hai số nhị phân 2 bit (AB+CD=CiS1S0)

A Mục tiêu: Sau bài thực hành này, người học sẽ làm được những công việc sau:

 Ráp mạch, kiểm tra nguyên lý cộng nhị phân trong kỹ thuật

B Dụng cụ, thiết bị thực hành:

1 Vật tư, dụng cụ:Testboard, VOM, kềm, nhíp, dây nối linh kiện, board nguồn - hiển thị

TÊN LINH KIỆN SỐ LƯỢNG ĐƠN VỊ

3.1 Mạch cộng nhị phân toàn phần: Hình 3.11

Bảng T3.1–Kết quả thực hành mạch cộng toàn phần

1 Kiểm tra, chọn 3 cổng XOR, 2 cổng AND và một cổng OR tốt

2 Ráp mạch nguyên lý lên testboard

3 Cấp mass, nguồn 5v cho các IC

4 Nối các ngõ vào với các công tắc, các ngõ ra nối với các đèn LED

5 Cấp các mức logic cho ngõ vào mạch (mức [0]: nối mass; mức [1]: nối nguồn), ghi nhận kết quả các ngõ ra, điền vào chỗ trống bảng T3.1

6 Ghi nhận kết quả thực hành, so sánh với bảng 3.4

7 Ráp, kiểm tra lại mạch nếu kết quả chưa đúng

2.2 Mạch cộng hai số nhị phân 2 bit (AB+CD=CiS 1 S 0 ): Hình 3.13

Hình 3.13 – Mạch cộng hai số nhị phân 2 bit (AB+CD=CiS 1 S 0 )

1.Kiểm tra, chọn 3 cổng EX-OR, 3 cổng AND và 2 cổng OR tốt

2 Ráp mạch nguyên lý lên testboard

3 Cấp mass, nguồn 5v cho các IC

4 Nối các ngõ vào với các công tắc, các ngõ ra nối với các đèn LED

5 Cấp các mức logic cho ngõ vào mạch (mức [0]: nối mass; mức [1]: nối nguồn), ghi nhận kết quả các ngõ ra, điền vào chỗ trống bảng T3.2

6 Ghi nhận kết quả thực hành

7 Ráp, kiểm tra lại mạch nếu kết quả chưa đúng

Bảng T3.2–Kết quả thực hành mạch cộng nhị phân 2 bít

FLIP - FLOP

Tổng quan về flip-flop

Khác với các cổng logic, flip-flop (FF) là mạch logic có ngõ ra hiện tại phụ thuộc vào các ngõ vào trước đó Một FFcó thể ở một trong hai trạng thái ổn định: 0 hoặc 1 Một FF giữ ở một trạng thái ổn định cho đến khi nó được tác động làm thay đổi trạng thái FF có 2 ngõ ra ngược nhau Qvà Q như hình 4.1:

Hình 4.1–Ký hiệu fip-flop đơn giản

(a) Set/Reset tích cực cao; ( b) Set/Reset tích cực thấp

Hình 4.2–Ký hiệu flip-flop

Một FF có các ngõ vào điều khiển trực tiếp được mô tả bởi ký hiệu như hình 4.2

4.1.1 Các ngõ vào trực tiếp: hay còn gọi là các ngõ vào không đồng bộ (giống nhau ở các loại FF) gồm:

- Ngõ vào Set/Preset tích cực: Ngõ ra Q ở mức logic 1; Ngõ ra Q ở mức logic 0

- Ngõ vào Reset/Clear tích cực: Ngõ ra Q ở mức logic 0; Ngõ ra Q ở mức logic 1 + Set/ Reset tích cực cao: Hình 4.2a

Hình 4.2–(a) Set/Reset tích cực cao

Set/Reset tích cực cao

+ Set/ Reset tích cực thấp: Hình 4.2b (các vòng tròn nhỏ ở các ngõ vào Set và Reset cho biết rằng nó tích cực ở mức thấp

Hình 4.2–(b) Set/ Reset tích cực thấp

Set, Reset tích cực thấp

Các ngõ vào Set và Reset được xem là các ngõ vào không đồng bộ bởi vì chúng hoạt động độc lập Chúng có quyền cao hơn các ngõ vào xung clock và ngõ vào mang tên gọi của FF Cả hai ngõ vào Set và Reset không bao giờ được tích cực đồng thời, vì chúng được ấn định cho các mục đích trái ngược nhau

4.1.2 Các ngõ vào đồng bộ: gồm ngõ vào xung clock và ngõ vào dữ liệu (mang tên gọi của FF):

Khi các ngõ vào điều khiển không tích cực, ngõ vào xung clock cho phép thay đổi trạng thái ngõ ra tại một thời điểm xác định phụ thuộc vào các ngõ vào dữ liệu Hình 4.3 là một tín hiệu xung clock dương Về cơ bản, một xung clock dương gồm có một cạnh lên (cạnh 0→1), một mức phẳng và một cạnh xuống (cạnh 1→0) FF có ngõ vào Cp tác động đến nó xảy ra tại cạnh lên hay cạnh xuống của xung clock, được gọi là FF kích cạnh Vòng tròn nhỏ ở ngõ vào xung clock cho biết rằng nó kích cạnh xuống (hình 5.2b)

Hình 4.3–Một xung clock dương

4.1.3 Các ngõ ra: Qvà Q là 2 ngõ ra bù nhau của một FF.

Flip-flop D

Flip-flop D (Data hay Delay) có 1 ngõ vào dữ liệu, 1 ngõ vào xung clock Ký hiệu hình 4.4a Trường hợp FFD có các ngõ vào không đồng bộ (Hình 4.4b,c)

Hình 4.4–Ký hiệu Flip-flop D

FFD nêu trên được kích nhờ cạnh lên của xung clock FFD cũng được coi là FF trì hoãn bởi vì ngõ ra của nó bị trì hoãn bởi một chu kỳ xung clock so với sự xuất hiện của ngõ vào kích

Một FFD thông thường có thêm 2 ngõ vào điều khiển Set (Preset) và Reset

(Clear) như hình 4.4b,c Tích cực ngõ vào Set sẽ đặt ngõ ra Q lên mức logic 1

Ngược lại, tích cực ngõ vào Reset, sẽ xóa ngõ ra Q xuống mức logic 0 FFD được dùng để thiết lập thanh ghi dịch và thanh ghi lưu trữ

Bảng sự thật của FF D cho hình 4.4b như bảng 4.1 và cho hình 4.4c như bảng

Bảng 4.1–Bảng sự thật của FFD, Set/Reset tích cực cao

Bảng 4.2–Bảng sự thật của FFD, Set/Reset tích cực thấp

Hai dòng đầu tiên của bảng sự thật được dùng để đặt giá trị ban đầu của FF là

Q=1 hoặc Q=0 Dòng thứ 3 biểu thị một trạng thái khi đặt và xóa FF cùng lúc Dòng thứ 4 và dòng thứ 5 là hoạt động bình thường của FFD Dòng thứ 6 biểu thị một trạng thái thiếu xung clock (đường clock giữ ở một mức bằng phẳng - cao hoặc thấp), FF giữ ở trạng thái trước của nó

Giữ cho Set và Reset không tích cực, hoạt động của FFD thể hiện qua giản đồ thời gian: Hình 4.5

Hình 4.5 – Giản đồ thời gian FFD

- FFD được dùng làm ô nhớ trong các thanh ghi dịch FFD cũng tham gia vào các mạch đếm vòng, đếm Johnson (hình 4.6),…

Flip-flop JK

FFJK là loại flip-flop được dùng rộng rãi trong nhiều mạch số, đặc biệt là trong bộ đếm Ký hiệu hình 4.7

Các ngõ vào J và K là các ngõ vào dữ liệu Cp là ngõ vào xung clock Các ngõ ra Q và Q là các ngõ ra bù nhau của một flip-flop

Bảng sự thật của FFJK cho hình 4.7a và cho hình 4.7b tương ứng như bảng 4.3 và bảng 4.4

Bảng 4.3–Bảng sự thật của FFJK, Set/Reset tích cực cao

Bảng 4.4–Bảng sự thật của FFJK, Set/Reset tích cực thấp

Hai dòng đầu tiên của bảng sự thật lần lượt cho thấy chức năng Set và chức năng Reset Đối với các dòng còn lại, cả hai Set và Reset được giữ ở mức không tích cực cho hoạt động bình thường của FF

Khi J và K đều ở mức 0, FFJK ở trạng thái nhớ (có hay không có clock)

Khi J=0 và K=1, FFJK ở trạng thái Reset tại cạnh xuống của xung clock

Khi J =1 và K = 0, FFJK ở trạng thái Set tại cạnh xuống của xung clock

Khi cả hai J và K đều ở mức 1, ngõ ra sẽ lật trạng thái tại cạnh xuống của xung clock

Giữ cho Set và Reset không tích cực, hoạt động của FFJK thể hiện qua giản đồ thời gian: Hình 4.8

Hình 4.8–Giản đồ thời gian FFJK

Hình 4.9–FFJK chia tần số

Một FFJK có thể được dùng như một FFD bằng cách đảo ngõ vào J rồi đưa nó vào ngõ vào K, như hình 4.10

Hình 4.10–FFD được tạo ra từ FFJK

Một FFJK có thể được dùng như một FFT bằng cách kết nối ngõ vào J với ngõ vào K, như hình 4.11

Hình 4.11 – FFT được tạo ra từ FFJK

Flip-flop T

FFT (Toggle hay Trigger) có 1 ngõ vào dữ liệu, 1 ngõ vào xung clock Ký hiệu hình 4.12a Trường hợp FFT có các ngõ vào không đồng bộ (Hình 4.12b,c)

Bảng sự thật của FFT cho hình 4.12b như bảng 4.5 và cho hình 4.12c như bảng

Bảng 4.5–Bảng sự thật của FFT, Set/Reset tích cực cao

Bảng 4.6–Bảng sự thật của FFT, Set/Reset tích cực thấp

Giữ cho Set và Reset không tích cực, hoạt động của FFT thể hiện qua giản đồ thời gian: Hình 4.13

Hình 4.13 - Giản đồ thời gian FFT

Hình 4.14 – FFT chia tần số

Mạch đếm dùng Flip-flop

Mạch đếm nối tiếp mod16 như hình 4.15 Ngõ ra của FF đầu tiên (bên trái) là bít có trọng số nhỏ nhất ( LSB ) Ngõ ra của FF cuối cùng (bên phải) biểu thị bít có trọng số lớn nhất ( MSB ) Trong một dãy đếm, ngõ ra của mạch đếm đi từ 0000B

(0D) đến 1111B(15D), hay 16 trạng thái trước khi quay trở lại 0000B lần nữa

Hình 4.15 – Mạch đếm nhị phân không đồng bộ mod16

Ngõ J và K của tất cả các FF được nối tới mức logic 1 Khi J và K cả hai ở mức

1, mỗi FFJK sẵn sàng lật trạng thái Đầu tiên các ngõ ra được xóa về 0000B Khi xung clock đầu tiên đến tại ngõ vào clock của FF1, ngõ ra FF1 lật trạng thái sang 1 Ngõ ra DCBA bây giờ là 0001B Xung clock thứ 2 sẽ làm cho FF1 lật trạng thái lần nữa, làm cho 1 chuyển sang 0 Lại làm cho FF2 lật trạng thái sang 1 Ngõ ra DCBA bây giờ là 0010B Chuỗi số đếm sẽ tiếp tục, với mỗi ngõ ra FF kích vào FF tiếp theo tới ngõ ra xung của nó ở cạnh xuống, như hình 4.16

Khi xung clock thứ 8 làm cho ngõ ra của FF thứ 4 chuyển sang mức 1 và xung clock thứ 16 làm cho ngõ ra của FF thứ 4 chuyển sang mức 0, mỗi 16 xung clock cho ra 1 xung ở ngõ ra của FF thứ 4 Ta nói rằng tần số clock được chia 16 nếu ta điều khiển xung ở ngõ ra của FF thứ 4 Vì thế, một bộ đếm mod16 cũng được xem như bộ chia 16

Dãy đếm của một bộ đếm mod16 như bảng 4.7 Cột QA là bit có trọng số nhỏ nhất (LSB) Cột QD là bit có trọng số lớn nhất (MSB)

Hình 4.16–Giản đồ thời gian của mạch đếm mod 16

Bảng 4.7 –Dãy số đếm mod 16 Đếm nhị phân Đếm thập phân

Mạch đếm có thể được thiết kế để đếm từ bất kỳ số nhị phân nào mong muốn trước khi nó bắt đầu việc đếm một chuỗi số nào đó Số trạng thái liên tiếp mà một bộ đếm cụ thể đếm đến cùng trước khi lặp lại được gọi là mô-đun của nó, hay còn gọi là số mod

Bộ đếm hình 4.15 đếm 16 trạng thái rồi lặp lại quá trình cũ Nếu muốn điều khiển số trạng thái nhỏ hơn 16), ta có thể tận dụng khả năng của cổng và reset mạch để đếm modN (N