Giáo trình thí nghiệm kỹ thuật số 3 IUH

BÀI 3 MẠCH ĐÉM VÀ THANH GHI DỊCH MỤC TIÊU Bài thí nghiệm sẽ giúp sinh viên củng cố kiến thức và có các kỹ năng sau Trình bày được các đặc điểm và nguyên tắc hoạt động của các Flip Flop, nắm được cấu t.

Trang 1

BÀI 3: MẠCH ĐÉM VÀ THANH GHI DỊCH

- MỤC TIÊU

Bài thí nghiệm sẽ giúp sinh viên củng cố kiến thức và có các kỹ năng sau:

- Trình bày được các đặc điểm và nguyên tắc hoạt động của các Flip Flop,nắm được cấu tạo và các phương pháp thiết kế mạch đếm, mạch ghi dịch sửdụng Flip Flop

- Thực hiện được các qui tắc thiết kế một mạch số có kết hợp các mạch tuần

tự như mạch đếm, mạch ghi dịch và mạch chốt

- Phân tích, kiểm tra và sửa chữa được các hư hỏng trong các mạch tuần tự

- Phân tích và trình bày được cấu tạo và nguyên tác hoạt động của các IC

mạch đếm, IC mạch ghi dịch, IC chốt Từ đó vận dụng vào việc thiết kế cácmạch số điều khiển trong công nghiệp

Trang 2

6 74LS190 IC đêm lên và đêm xuông thập phân — không có chân Reset

7 74LS192 IC đếm lên và đếm xuống thập phân - có chân Reset

8 CD4510 IC đếm lên và đếm xuống thập phân họ CMOS

9 74LS193 IC đếm nhị phân 4 bit (MOD-16)

10 74LS163 IC đếm nhị phân 4 bit (MOD-16) - có chân Reset đồng bộ

11 CD4040 IC đêm nhị phân 12 bit

12 CD4060 IC đếm nhị phân 14 bit

13 CD4017 IC đếm vòng với 10 ngõ ra

14 74LS164 IC ghi dịch 8bit - ngõ vào nối tiếp và 8 ngõ ra song song

15 74LS166 IC ghi dịch 8bit- ngõ vào nối tiếp/song song và 1 ngõ ra nối tiểp

16 74LS595 IC ghi dịch 8bit - 1 ngõ vào nối tiếp và ngõ ra song song/nối tiếp

17 6B595 1C ghi dịch 8bit- 1 ngõ vào nối tiếp và ngõ ra song song/nối tiếp

18 74LS373 IC thanh ghi chốt dữ liệu - 8 ngõ vào/ra song song-chốt bằng mức

19 74LS374 IC thanh ghi chốt dữ liệu - 8 ngõ vào/ra song song-chổt bằng cạnh

20 74LS573 IC thanh ghi chốt dữ liệu - 8 ngõ vào/ra song song-chốt bằng mức

Trang 3

3.1.2 Bài thực hành vói các Flip Flop

3.1.2.1 Khảo sát và kiểm tra chức năng IC Flip Flop D

• Kí hiệu Flip Flop D:

- D: ngõ vào dữ liệu.

Q\, Q\ hai ngõ ra đảo và không

đảo

- CK(CLK)’ ngõ vào xung kích (clock).

- S(SET)- chân đặt ngõ ra lên mức cao (Q=ỉ).

Trang 4

- Chức năng các chân của IC 74LS74

- Di, D2: ngõ vào dữ liệu cùa 2 Flip Flop D.

- Qi\,Q': ngõ ra đảo và không đảo của Flip Flop 1.

- 01, Q 2 ngõ ra đảo và không đảo của Flip Flop 2

- CK: ngõ vào xung kích (clock).

- SET\: chân đặt ngõ ra lên mức cao (Q=ỉ), tích cực mức thấp.

- CLR\: chân xóa ngõ ra (Q=0), tích cực mức thấp.

- GND, Vcc: nguồn cấp Vcc = +5V.

- Chức năng các chân của IC CD4013

- D A , D B : ngõ vào dữ liệu cùa 2 Flip Flop D.

- Q A \’ Q A ngõ ra đảo và không đảo của Flip Flop 1

- Q B \, Q B : ngõ ra đảo và không đảo của Flip Flop 2.

- CP: ngõ vào xung kích (clock).

- SD: chân đặt ngõ ra lên mức cao (Q=l), tích cực mức cao.

- CD: chân xóa ngõ ra (ộ=ớ), tích cực mức cao.

Vss, V DD : nguồn cấp V DD = +12V.

' • Thực hành:

Trước khi vào thực hành trên mô hình, sinh viên cần chú ý lắng nghe giáo viênhướng dẫn và thực hiện lần lượt các thao tác sau:

J Bật công tắc nguồn và kiểm tra nguồn trên mô hình thực hành (AC=220V).

s Cấp nguồn cho từng Module mà chúng ta cần thực hiện (Vcc=5V hoặc

V DD =12V).

J Kiểm tra các jack cắm và chuẩn bị thực hành trên mô hình.

❖ Sinh viên lắp ráp trên mô hình theo sơ đồ mạch điện sau:

Trang 5

Hình 3.2 Sơ đồ mạch khảo sát Flip Flop D

❖ Bật công tắc cấp nguồn cho module D6.1 {Flip Flop D họ TTL 74LS74)

❖ Dùng các jack cắm kết nối trên mô hình:

- Các công tắc (SW1, SW2, SW3) kết nối lần lượt với các chân (D,CLR, SET)

- Nút nhấn (PS1) kết nối với các chân (CLK)

- Các chân ngõ ra (Q, Q\) kết nối với 2 LED (LED1, LED2)

- Thực hiện tương tự cho Flip Flop D thứ 2

Hình 3.3 Sơ đồ kết nổi Flip Flop D trên mô hình

Trang 6

❖ Thực hành và ghi lại kết quả theo bảng:

- Thay đổi lần lượt vị trí các công tắc (SW), các nút nhấn (PS) và ghilại trạng thái các LED theo bảng

❖ So sánh kết quả với bảng trạng thái của Flip Flop D và nhận xét

❖ Thực hiện tương tự cho loại CMOS CD4013 trên khối testboard.

3.1.2.2 Khảo sát và kiểm tra chức năng IC Flip Flop JK

• Kí hiệu Flip Flop D:

K ngõ vào dữ liệu.

Q\, Q: hai ngõ ra đảo và không đảo.

Trang 7

- CK(CLK): ngõ vào xung kích {clock).

SET', chân đặt ngõ ra lên mức cao (Ô=/).

• Sơ đồ chân của IC Flip Flop JK họ TTL 74LS109 - CMOS CD4027:

Hĩnh 3.4 Sơ đồ chân của các IC Flip Flop JK

- Ji, K I và J2, K2 {J A , K A và J R , K B ): ngõ vào dữ liệu của 2 Flip Flop

- Q'\,Q<hoặc (041, Q A ): ngõ ra đảo và không đảo của Flip Flop 1.

- 01, 0 hoặc {Q B \, Q B ): ngỗ ra đảo và không đảo của Flip Flop 2.

- CK(CP): ngõ vào xung kích {clock).

- SET\ (SD): chân đặt ngõ ra lên mức cao {Q^ỉ).

- CLR\ (CD): chân xóa ngõ ra xuống mức thấp {Q=0).

Trang 8

• Thực hành:

Trước khi vào thực hành trên mô hình, sinh viên cần chú ý lắng nghe giáo viênhướng dẫn và thực hiện lần lượt các thao tác sau:

/ Bật công tắc nguồn và kiểm tra nguồn trên mô hình thực hành (AC=220V)

s Cấp nguồn cho từng Module mà chúng ta cần thực hiện (VCC=5V hoặc

V DD =12V).

J Kiểm tra các jack cắm và chuẩn bị thực hành trên mô hình.

Hình 3.5 Sơ đồ mạch khảo sảt Flip Flop JK

❖ Bật công tắc cấp nguồn cho module D6.2 {Flip Flop JK họ TTL 74LSI 09)

- Các công tắc (SW1, SW2, SW3, SW4) kết nối lần lượt với các chân(J, K, CLR, SET)

- Nút nhấn (PS1) kết nối với các chân (CLK)

- Các chân ngõ ra (Q, Q\) kết nối với 2 LED (LED1, LED2)

- Thực hiện tương tự cho Flip Flop JK thứ 2

Trang 9

Hình 3.6 Sơ đồ kết nối Flip Flop JK trên mô hĩnh

(JO

SW4 (KO

Trang 10

❖ So sánh kết quả với bảng trạng thái của Flip Flop JK và nhận xét.

❖ Thực hiện tương tự cho loại CMOS CD4027 trên khối testboard.

Trang 11

3.1.3 Bài thực hành với các mạch đếm sử dụng Flip Flop

3.1.3.1 Khảo sát mạch đếm nhị phân sử dụng Flip Flop

Sinh viên tự thiết kế các mạch đếm nhị phân: đếm lên, đếm xuống sử dụngcác Flip Flop theo các bước sau:

J Bật công tắc nguồn và kiểm tra nguồn trên mô hình thực hành (AC=220V).

J Cấp nguồn cho từng Module mà chúng ta cần thực hiên (Vcc=5V hoặc

VDD=12V)

J Kiểm tra các jack cắm và chuẩn bị thực hành trên mô hình.

❖ Sinh viên lắp ráp trên mô hình theo sơ đồ mạch điện sau (mạch dếm lên

sử dụng Flip Flop D) \

Hình 3.7 Sơ đồ mạch đếm nhị phân sử dụng D-FF

Trang 12

❖ Phân tích hoạt động của mạch.

❖ Vẽ giản đồ dạng xung các ngõ ra

❖ Lập bảng trạng thái các ngõ vào/ra

❖ Bật công tắc cấp nguồn cho module D7.1

- Nút nhấn (PS1) kết nối với các chân (CLK) của Flip Flop đầu tiên

- Nút nhấn (PS2) kết nối với chân CLR chung {chức năng Reset).

- Các chân ngõ ra (Q) kết nối với các LED đon

- Thực hành và ghi lại kết quả theo bảng:

phân tương ứng

Trang 13

Bài 3 MẠCH ĐÉM VÀ THANH GHI DICH

❖ Thực hiện tương tự vói mạch đếm lên nhị phân dùng Flip Flop JK:

❖ Phân tích hoạt động của mạch

❖ Vẽ giản đồ dạng xung các ngõ vào/ra

❖ Lập bảng trạng thái các ngõ ra

- Các công tắc (SW1, SW2, SW3, SW4) kết nối lần lượt với các chân

nối chung (JK) của 4 Flip Flop

- Nút nhấn (PS2) kết nối với chân CLR chung {chức năng ResetỴ

- Các chân ngõ ra (Q) kết nối với các LED đom (LED1, LED2, LED3,

LED4)

- Thay đổi lần lượt vị trí các công tắc (SW), các nút nhấn (PS) và ghi

lại trạng thái các LED theo bảng

105

Hình 3.8 Sơ đồ mạch đếm nhị phân sử dụng JK-FF

Trang 14

Ngõ vào Ngõ ra

Số thập phân PS1

(CK)

LED4

(Ọ D )

LED3 (Ọc)

15

❖ So sánh kết quà với bảng trạng thái đã được tinh theo lý thuyết và nhậnxét

MẠCH ĐẾM XƯÓNG

❖ Sinh viên lắp ráp trên mô hình theo sơ đồ mạch điện sau (mạch đếm

xuống sử dụng Flip Flop D);

Hình 3.9 Sơ đồ mạch đếm xuống nhị phân sử dụng D-FF

❖ Phân tích hoạt độrig của mạch

❖ Bật công tắc cấp nguồn cho module D7.1

Trang 15

- Nút nhấn (PS2) kết nối với chân CLR chung {chức năng ResetỴ

- Các chân ngõ ra (Q) kết nối với các LED đơn (LED1, 2, 3, 4)

❖ Thay đổi lần lượt vị trí các công tắc (SW), các nút nhấn (PS) và ghilại trạng thái các LED theo bảng

❖ So sánh kết quả với bảng giá trạng thái tính theo lý thuyết và nhận xét

Thực hiện tương tự vói mạch đếm xuống dùng Flip Flop JK:

Hình 3.10 Sơ đồ mạch đếm xuống nhị phân sử dụng JK-FF

Trang 16

❖ Phân tích hoạt động của mạeh.

- Các công tắc (SW1, SW2, SW3, SW4) kết nối lần lượt với các chânnối chung (JK) của 4 Flip Flop

- Công tắc (SW5) hoặc nút nhấn (PS1) kết nối với chân CLR chung

{chức năng Reset).

- Các chân ngõ ra (Q) kết nối với các LED đơn (LED 1, 2, 3, 4)

Số thập phân tưong ứng

14 15

❖ So sánh kết quả với bảng trạng thái đã được tính theo lý thuyết và nhậnxét

Trang 17

❖ Sinh viên lắp ráp trên mô hình theo sơ đồ mạch điện sau (mạch đếm lên

và đếm xuống sử dụng Flip Flop JK) :

Hình 3.11 Sơ đỏ mạch đếm xuống - đếm lên nhị phân sử dụng JK-FF

- Công tắc (SW1) kết nối với chân chung các ngõ vào cổng đảo vàcổng AND

- Nút nhấn (PS2) kết nối với chân CLR chung (chức năng Reset).

- Các chân ngõ ra (Q) kết nối với các LED đơn (LED1, LED2, LED 3,LED4)

Trang 18

- Thay đối lần lượt vị trí các công tắc (SW), các nút nhấn (PS) và ghi

Số thập phân SW1

14 15

OFF

TO 1 2

14 15

❖ So sánh kết quả với bảng trạng thái được tính theo lý thuyết và nhận xét

3.1.3.2 Khảo sát mạch đếm MOD M <2 N sử dụng Flip Flop

Mạch đếm MOD M sẽ đếm M trạng thái (M số) Với mạch đếm MOD M có Nbit (N Flip Flop) thì số trạng thái M < 2N Đối với mạch đếm lên MOD M thì trạngthái thứ (M) sẽ tạo ra xung RESET và đưa mạch trở về trạng thái ban đầu

Sau đây, chúng ta sẽ thực hành khảo sát mạch đếm MOD 10 theo sơ đồ mạchbên dưới

Trang 19

❖ Sinh viên lắp ráp trên mô hình theo sơ đồ mạch điện sau (mạch đếm lên

MOD 10 sử dụng Flip Flop JK):

Hình 3.12 Sơ đồ mạch đếm xuống nhị phản sử dụng JK-FF

- Công tắc (SW1) kết nối với chân chung các ngõ vào cổng đảo và

cổng AND

- Nút nhấn (PS2) kết nối với chân CLR chung (chức năng Reset).

- Các chân ngõ ra (Q) kết nối với các LED đơn (LED1, LED2, LED3,

LED4)

- Thay đồi lần lượt vị trí các công tắc (SW), các nút nhấn (PS) và ghi

Trang 20

Số thập phân PS1

15

❖ So sánh kết quả với bảng trạng thái được tính theo lý thuyết và nhận xét

3.1.4 Bài thực hành với các IC đếm

3.1.4.1 Khảo sát và kiểm tra chức năng IC đếm thập phân 74LS90

74LS90 bao gồm 4 Flip Flop JK tạo thành 2 bộ đếm bên trong: bộ đếm MOD 2

và bộ đếm MOD 5 Mỗi bộ đếm đều có chân xóa các ngõ ra bằng 0 (ớớớớ) và chân

đặt các ngõ ra bằng 9 {1001) khi ở chế độ đếm MOD 10 Các chế độ đếm được

trình bày bên dưới

• Sơ đồ chân của IC 74LS90:

Hình 3.13 Sơ đồ mạch đếm xuống nhị phản sử dụng JK-FF

- A\, B\: ngõ vào xung Clock của 2 bộ đếm (tác động ở cạnh xuống).

- Q A : ngõ ra của bộ đếm MOD 2.

- Qn, Qc, Q B : các ngõ ra của bộ đếm MOD 5.

Trang 21

- Ro(i), Ro(2)\ 2 chân vào xóa các ngõ ra của bộ đếm (khi cả 2 ở mức

cao), hai chân này đóng vai trò Master Reset (MR).

- R9(1), R Ọ (2): 2 chân vào đặt các ngõ ra của bộ đếm là 9 (khi cả 2 ở mức cao), 2 chân này đóng vai trò Master Set (MS).

- NC (No Connect): chân để trống.

Trang 23

❖ Phân tích hoạt động của mạch.

- Công tắc (SW1, SW2) kết nối với chân các ngõ vào chung (Ro) và(Rọ) tương ứng với chân (MR) và (MS) trên mô hình

- Công tắc (SW3) kết nối với chân (START) là ngõ vào của cống ANDcho phép cấp xung vào mạch trên mô hình

- Nút nhấn (PS1) kết nối với các chân ngõ vào xung clcok (A) của IC

(có thể 'sử dụng khối tạo xung D5 /).

- Chân ngõ vào xung (B) được kết nối với ngõ ra (Q A ) đề chọn chế độđếm số BCD

- Các chân ngõ ra (Q) kết nối với các LED đơn (LED1, LED2, LED3,LED4)

Hình 3.15 Sơ đồ kết noi IC đếm 7490 trên mô hĩnh

Thay đổi lần lượt vị trí các công tắc (SW), các nút nhấn (PS1) và ghi

Trang 24

Số thập phân SW2

OFF

ON

X X

Ĩ (reset) 1 2 3

❖ So sánh kết quả với bảng trạng thái của IC 74LS90 và nhận xét

❖ Sinh viên thực hiện tương tự với các ngõ ra LED đơn được thay thế bằng

khối LED 7 đoạn có giải mã BCD và nhận xét kết quả thu được.

❖ Thay đổi các chế độ đếm khác, lập bảng kết quả và nhận xét

❖ Vẽ các mạch đếm 05 —> 15 và 12 —> 00 Lập bảng kết quả và nhận xét

MẠCH ĐÉM THẬP PHÂN TỪ 00 -> 99 HIẺN THỊ TRÊN 2 LED 7Đ

Mạch đếm được kết hợp từ hai IC đếm thập phân 74LS90, xung clock đượclấy từ khối NE555 đưa vào chân kích (A) của IC đếm hiển thị hàng đơn vị.Xung kích IC đếm hàng chục lấy từ QD của bộ đếm hàng đơn vị Chân ngõ vàoxung (B) kết nối với QA ở các IC để chọn chế độ đếm BCD

❖ Sinh viên lắp ráp trên mô hình theo sơ đồ mạch sau:

Trang 25

Hình 3.16 Sơ đồ kết nối IC đếm 7490 và 7447 trên mô hình

Phân tích hoạt động của mạch

Lập bảng trạng thái các ngõ vào ra

Lắp ráp trên khối testboard:

- Nút nhấn (PS1) kết nối với chân các ngõ vào xung CLK (A) của khối

IC3 (cớ thể sử dụng khối tạo xung D5 ỉ).

- Các công tắc (SW1 và SW2) kết nối với các chân Reset (MR1 và

MR2) và đặt ở vị trí mức THẤP {không sứ dùng').

- Các công tắc khác kết nối với các chân (LT, RBO, RB1) của IC1 và

IC2 và đặt ở vị trí mức CAO {không sử dụng).

- Các chân ngõ ra (a, b, c, d, e, f, g) của hai IC 1 và IC2 kết nối tuôngứng với các chân (a, b, c, d, e, f, g) của 2 LED 7 đoạn

Thực hành và ghi lại kết quả theo bảng:

- Thay đổi lần lượt vị trí các công tắc (SW), nút nhấn (PS) và ghi lạitrạng thái các LED theo bảng

Trang 26

Ngõ vào Ngõ ra CLK LED 7 đoạn 2 LED 7 đoạn 1 Số thập phân

T0.

1 2

❖ Nhận xét các kết quả đạt được

MẠCH ĐẾM THẬP PHÂN TỪ 00-+59

Mạch đếm được kết hợp từ hai IC đếm thập phân 74LS90, xung clock đượclấy từ khối NE555 đưa vào kích cho bộ đếm hiển thị hàng đơn vị Xung kíchhàng chục lấy từ QD của bộ đếm hàng đơn vị

Bộ đếm hàng chục với hai ngõ ra Q B và Qc cho qua cổng AND để tạo xung

kích RESET chung, khi hai ngõ này cùng bằng mức 1 (0110) thì ngõ ra cổng

AND là mức 1 sẽ tạo xung kích RESET làm cho mạch đếm lại từ đầu Như

vậy, ta có mạch đếm hiền thị số nhị phân từ 0000 0000 (00) đến 0101 1001

(59)

Hình 3.17 Sơ đồ mạch đếm 00-+99 sử dụng 74LS90

Trang 27

❖ Sinh viên thực hiện lắp,ráp theo sơ đồ mạch điện hình 3.9.

❖ Lập bảng trạng thái các ngõ vào ra

❖ Lắp ráp trên khối testboard:

- Nút nhấn (PS 1) kết nối với chân các ngõ vào xung CLK (A) của khối

IC 1 (có thể sử dụng khối tạo xung D5.7).

- Hai ngõ ra Q A và Qc của IC2 được kết nối với 2 ngõ vào cổng AND

(sử dụng khối IC 74LS03 hoặc CD4081Ỵ Ngõ ra cổng AND kết nối

chân RESET chung của 2IC

- Công tắc (SW1) kết nối chân đặt ngõ ra bằng 9 chung của 2 IC

- Các chân ngõ ra (Q) của 2 IC kết nối với các LED đơn IC1 hiển thị

số nhị phân của số đếm hàng ĐƠN VỊ và IC2 hiển thị số đếm hàng

CHỤC

- Thay đổi lần lượt vị trí các công tắc (SW), các nút nhấn (PS) và ghi

SỐ thập phân

LED7 (Qc)

Trang 28

3.1.4.2 Khảo sát và kiểm tra chức nặng IC đếm thập phân CD4510

CD4510 có chức năng đếm lên và đếm xuống thập phân Các ngõ vào có thể

được đặt trước số đếm dưới dạng song song (A4, A3, Al, A1)

• Sơ đồ chân của IC CD4510:

Hình 3.18 Sơ đồ chân của IC đếm CD4510

- 0,4, Q1, Q1 Q 1 các ngõ ra

- A4, Aỉ, A2,Ar các ngõ vào.

- CP\ ngõ vào xung Clock (tác động ở cạnh lên).

- Ư/D\ chân chọn đếm lên (1) hoặc đếm xuống (0).

CE\: chân cho phép đếm (tích cực mức thấp).

- PE: chân cho phép đặt trước số đếm ban đầu (tích cực mức cao).

- RST: chân Reset bộ đếm (tích cực mức cao)

- TC\: ngõ ra báo kết thúc quá trình đếm (= 0 khi số đếm là 0 ở chế độ

đếm xuống hoặc khi sổ đêm là 9 ở chế độ đếm lẽn), tích cực mức

2 Ư/D

RS T

TC\

Trang 29

T L L L L X" X X X Đem xuống

L (khi ngõ ra=o)

Khi (SW1) ở vị trí ƯP: mạch đếm lên từ (0000) - (1001) và lặp lại

Khi (SW1) ở vị trí DOWN: mạch đếm xuống từ (1001) - (0000) và lặp lại

Khi hoạt động ở chế độ đếm MOD M (M < 16): ta chọn đếm xuống/đếm xuống

và nạp trước số đếm ban đầu (số BCD) tại các ngõ vào (DATA LOAD) Khi

mạch đếm đến 0 thì chân TC\ = 0 làm ngưng dẫn Transistor, lúc này chân PE

-1 và các ngõ vào được nạp lại

Trang 30

Hình 3.19 Sơ đồ mạch đếm - đếm xuống sử dụng CD4510

❖ Lập bảng trạng thái các ngõ vào ra

❖ Lắp ráp trên khối testboard:

- Ngõ vào xung CLK được kết nối với (PS1) (hoặc có thể sử dụng khối tạo xung D5.ỈỴ

- Các ngõ ra Q được kết nối với các LED đon

- Công tắc (SW1) kết nối chân chọn đếm lên/đếm xuống (Ư\D)

- Công tắc (SW2) kết nối chân Reset bộ đếm

- Các chân ngõ vào kết nối với 4 cồng tắc (SW) như hình vẽ

❖ Thay đồi lần lượt vị trí các công tắc (SW), các nút nhấn (PS1) và ghilại trạng thái các LED theo bảng

Trang 31

Ngõ vào Ngõ ra SW2

❖ So sánh kết quả với bảng trạng thái và nhận xét

khối LED 7 đoạn có giải mã và nhận xét kết quả.

❖ Thay đổi chế độ đếm MOD M với ngõ vào đặt trước số ban đầu, lập

bảng kết quả và nhận xét

❖ Thiết kế và lắp ráp các mạch đếm từ 5 —> 15 và từ 12 —> 0 Lập bảng kếtquả và nhận xét

Trang 32

3.1.4.3 Khảo sát và kiểm tra chức năng IC đếm thập phân 74LS190

Cũng giống với IC đếm loại CMOS CD4510, IC đếm loại TTL 74LS190 cũng

có chức năng đếm lên và đếm xuống thập phân tưcmg tự Sau đây, chúng ta kháosát chức năng của loại IC này

Hình 3.20 Sơ đồ chân ĨC đếm 74LSỈ90

- Qo, Qc, Q B Q A các ngõ ra.

- D, c, B,A : các ngõ dữ liệu vào song song.

- CLK ngõ vào xung Clock (tác động ở cạnh lẽn).

- D-U\: chân chọn đếm lên (0) hoặc đếm xuống (1).

- (Tì: chân cho phép đếm (tích cực mức thấp).

- Max/Min: ngõ ra báo khi đến số đếm cuối (bằng ỉ khi đến số đếm

cuối 0 hoặc 9).

- RCO\: ngõ ra báo kết thúc quá trình đếm (bằng 0 khi quá trình đếm

bat đầu lặp lại).

Trang 33

H (khi ngõ ra 9)

L (khi ngõ ra dếm lại từ o)

H (khi ngõ ra = o)

T L X L đầu dạng song songNạp dữ liệu ban Dữ liệu nạptương ứng H L

• Thực hành:

MẠCH ĐẾM LÊN - ĐẾM XUỐNG THẬP PHÂN sử DỤNG IC 74LS190

❖ Sinh viến thực hiện các bước tương tự như mạch ĐẾM LÊN - ĐÉM

XUỐNG thập phân sử dụng CD4510?

MẠCH ĐẾM 00-99 sử DỤNG IC 74LS190

❖ Sinh viên lắp ráp trên mô hình theo sơ đồ mạch điện khối D7.4:

Hình 3.21 Sơ đồ kết nối IC 74LS190 trên mô hình

Trang 34

- Ngõ vào xung CLK (IN) được kết nối với (PS 1) ( cớ thể sử dụng khói tạo xung D5.7).

- Các ngõ ra Q được kết nối với các LED đơn

- Công tắc (SW2) kết nối chân chọn đếm lên/đếm xuống (D/U)

- Công tắc (SW1) kết nối chân cho phép đếm (G\)

- Công tắc (SW3) kết nối chân đặt dữ liệu vào ban đầu (LD\)

- 4 công tắc (SW4 - SW7) kết nối với các ngõ vào của IC 1

- 4 công tắc (SW8 - SW11) kết nổi với các ngõ vào của IC2

- Phân tích hoạt động của mạch

- Lập bảng trạng thái các ngõ vào ra

❖ Thay đổi lần lượt vị trí các công tắc (SW), các nút nhấn (PS) và ghi

❖ So sánh kết quả với bảng trạng thái và nhận xét

khối LED 7 đoạn có giải mã và nhận xét kết quả.

Định dạng
Số trang	69
Dung lượng	7,24 MB