VẼ mô PHỎNG MẠCH sử DỤNG OP AMP VÀ IC số

Hình 2.6 Sơ đồ cổng NAND họ DTLb/ Họ TTL Transistor-Transistor Logic.

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

VIỆN ĐIỆN TỬ – VIỄN THÔNG

- -BÀI TẬP NHÓM SỐ 2: VẼ MÔ PHỎNG MẠCH SỬ

DỤNG OP AMP VÀ IC SỐ

Giảng viên hướng dẫn : Ths Hoàng Quang Huy

Sinh viên thực hiê ̣n:

MỤC LỤC

1 Ứng dụng Op Amp………

……….3

1.1/ Mạch khuếch đại không đảo………

……….3

1.2/ Mạch khuếch đại đảo………

……….5

1.3/ Mạch cô ̣ng không đảo……….7

1.4/ Mạch cô ̣ng đảo………

……….9

1.5/ Mạch trừ………

11 2/ Ứng dụng IC số……… 13

2.1/ Biểu diễn hàm logic dưới dạng bảng trạng thái………13

2.2/ Biểu diễn mạch logic bằng các phần tử logic sử dụng NAND 2 đầu vào và NOR 2 đầu vào……… 15

2.3/ Mô phỏng họ các cổng logic……… 15

1 Ứng dụng Op Amp

1.1/ Mạch khuếch đại không đảo

a/ Sơ đồ mạch

Hình 1.1: Sơ đồ mạch khuếch đại không đảo sử dụng KĐTT 3554AM

Là mạch khuếch đại biên đô ̣ tín hiê ̣u lên K lần (K = const) và giữ nguyên pha sovới tín hiê ̣u ban đầu Tín hiê ̣u được đưa vào đầu vào không đảo và có vòng hồi tiếpkín qua đầu vào đảo (hồi tiếp âm) Hồi tiếp được hiểu là hiê ̣n tượng truyền đạt(năng lượng) của tín hiê ̣u từ đầu ra ngược trở lại đầu vào

Tính toán các thông số theo lý thuyết:

Do trở kháng vào tại nút N : RV rất lớn nên IN ≈ 0, theo định luâ ̣t Kirchoff vềcường đô ̣ dòng điê ̣n ta có I = - Iht

KKĐ = U ra

U V = 1 + R ht

R = 1 + 1000500 = 3Trở kháng vào của mạch khuếch đại không đảo sẽ bằng trở kháng vào của IC

b/ Tín hiê ̣u mô phỏng

Hình 1.2 Đồ thị mô tả dạng tín hiê ̣u vào và ra của mạch khuếch đại không đảo

Tín hiê ̣u mô phỏng được có sai số không đáng kể so với tính toán lý thuyết

1.2/ Mạch khuếch đại đảo

a/ Sơ đồ mạch

Hình 1.3 Sơ đồ mạch khuếch đại đảo sử dụng KĐTT 3554 AM

Là mạch khuếch đại biên đô ̣ tín hiê ̣u lên K lần (K = const) và có tín hiê ̣u thu đượcngược pha với tín hiê ̣u ban đầu Mạch đưa tín hiê ̣u vào đầu vào đảo và có vòng hồitiếp qua đầu vào đảo

Tính toán các thông số theo lý thuyết:

Do trở kháng vào tại nút N : RV rất lớn nên IN≈ 0, theo định luâ ̣t Kirchoff về cường

đô ̣ dòng điê ̣n ta có I = - Iht

Trở khàng vào của mạch khuếch đại đảo vòng đóng: RVĐ = U V

I = R b/ Tín hiê ̣u mô phỏng

Hình 1.4 Đồ thị mô tả dạng tín hiê ̣u vào và ra của mạch khuếch đại đảo

Ura / UV≈ -2

Sai số so với lý thuyết là không đáng kể

1.3/ Mạch cô ̣ng không đảo

a/ Sơ đồ mạch

Hình 1.5 Sơ đồ mạch cộng không đảo sử dụng KĐTT 3554AM

Là mạch được sử dụng để làm phép cộng một số tín hiệu điện áp đầu vào cùng phavà giữ nguyên pha của tín hiê ̣u ra so với tín hiê ̣u vào

Tính toán các thông số theo lý thuyết :

Do trở kháng vào tại nút N: RV = ∞ nên UN = UP = Ura R +R R

Thay U1 = 5√2 (V), U2 = 6√2 (V), U3 = 7√2 (V)

R1 = 1kΩ, R2 = 2kΩ, R3 =3kΩ

R = 500 Ω, Rht = 1kΩ

Ta tính được Ura ≈ 23,9131 (V)

b/ Tín hiê ̣u mô phỏng

Hình 1.6 Đồ thị mô tả dạng tín hiê ̣u vào và ra của mạch cộng không đảo

Ura xác định trên đồ thị : Ura≈ 23.8174 (V)

Sai số so với tính toán lý thuyết không đáng kể

1.4/ Mạch cô ̣ng đảo

a/ Sơ đồ mạch

Hình 1.7: Sơ đồ mạch cộng đảo sử dụng KĐTT 3554AM

Là mạch được sử dụng để làm phép cộng một số tín hiệu điện áp đầu vào cùng phavà đảo pha của tín hiê ̣u ra so với tín hiê ̣u vào

Tính toán theo lý thuyết:

Do trở kháng vào RV rất lớn nên IN ≈ 0, theo định luâ ̣t Kirchoff về cường đô ̣ dòngđiê ̣n ta có:

IhtN

P

b/ Tín hiê ̣u mô phỏng

Hình 1.8 Đồ thị mô tả dạng tín hiê ̣u vào và ra của mạch cộng đảo

Ura xác đinh trên đồ thị : Ura≈ -14,5861 V

Sai số so với tính toán lý thuyết là không đáng kể

1.5/ Mạch trừ

a/ Sơ đồ mạch

Hình 1.9: Sơ đồ mạch trừ sử dụng KĐTT 3554AM

Mạch trừ (hay còn gọi là mạch khuếch đại vi sai) dùng để tìm ra hiệu số, hoặc saisố giữa 2 điện áp mà mỗi điện áp có thể được nhân với một vài hằng số nào đó.Các hằng số này xác định nhờ các điện trở

Tính toán theo lý thuyết:

Để tính toán Ura, ta sử dụng phương pháp xếp chồng

Ngắn mạch nguồn áp U1 (hay là cho U1 = 0 V), lúc này mạch trở thành mạchkhuếch đại không đảo, sử dụng công thức tính Ura ở phần 1.1 ta có:

Ura xác định trên đồ thị: Ura ≈ 1,1306V có sai số không đáng kể so với tính toán lýthuyết.

2/ Ứng dụng IC số.

2.1/ Biểu diễn hàm logic dưới dạng bảng trạng thái.

a/ Hàm logic NOT

Hàm logic NOT biểu diễn A = NOT B hay là A = ´B

Kí hiê ̣u phần tử logic NOT:

Biểu diễn bằng bảng trạng thái:

b/ Hàm logic OR

Hàm logic OR biểu diễn Y = A OR B hay là Y = A + B

Biểu diễn bằng bảng trạng thái:

c/ Hàm logic AND

Hàm logic AND biểu diễn Y = A AND B hay là Y = A x B

Kí hiê ̣u phần tử logic AND 2 đầu vào:

Biểu diễn bằng bảng trạng thái:

d/ Hàm logic NOR (NOT OR)

Biểu diễn bằng bảng trạng thái:

e/ Hàm logic NAND (NOT AND)

Biểu diễn bằng bảng trạng thái:

2.2/ Biểu diễn mạch logic bằng các phần tử logic sử dụng NAND 2 đầu vào và NOR 2 đầu vào.

a/ Sơ đồ mạch

Hình 2.1: Sơ đồ mạch biểu diễn biểu thức logic :Y = A C+´ ¿ AB+C´ ( hoặc (A’C)’ +

2.3/ Mô phỏng họ các cổng logic

a/ Họ DTL (Diode Transistor Logic)

Hình 2.2: Sơ đồ cổng NOT họ DTL

hình 2.4 SƠ đồ cổng NOR họ DTL

Hình 2.5 Sơ đồ cổng AND họ DTL

Hình 2.6 Sơ đồ cổng NAND họ DTL

b/ Họ TTL (Transistor-Transistor Logic)

Hình 2.7 Sơ đồ cổng NOT họ TTL

Hình 2.8 Sơ đồ cổng OR họ TTL

Hình 2.9 Sơ đồ cổng AND họ TTL

Hình 2.10 Sơ đồ cổng NAND họ TTL

Hình 2.11 Sơ đồ cổng NOR họ TTL