THIẾT KẾ ỨNG DỤNG CỦA BIẾN ÁP ÁP ĐIỆN

Toàn bộ mạchứng dụng gồm 4 module chính:  Module điều khiển sử dụng card ezDSP của hãng TI  Module mạch nguồn  Module mạch lực sử dụng MOSFET được lái bằng IC 2103  Module biến áp áp

THIẾT KẾ ỨNG DỤNG CỦA BIẾN ÁP ÁP ĐIỆN

Ở trên đã trình bày toàn bộ phần lí thuyết liên quan tới biến áp áp điện Trongphần này, ta sẽ đi vào thiết kế phần cứng cho ứng dụng cụ thể để kiểm chứng những điều

mà 3 chương lý thuyết đã đưa ra Thiết kế 1 bộ nguồn công suất sử dụng biến áp áp điện

Mục tiêu cụ thể của thiết kế:

 Thực hiện thuật toán PLL điều khiển biến áp áp điện làm việc ở tần số cộng hưởng

1.1 Mạch ứng dụng của biến áp áp điện

Trước tiên, ta sẽ giới thiệu về mạch nguyên lý của ứng dụng này Toàn bộ mạchứng dụng gồm 4 module chính:

 Module điều khiển sử dụng card ezDSP của hãng TI

 Module mạch nguồn

 Module mạch lực sử dụng MOSFET được lái bằng IC 2103

 Module biến áp áp điện

 Module bắt pha áp vào và dòng ra của biến áp áp điện

 Nguồn 5 V dùng cấp cho van MOSFET sử dụng IC nguồn 7805

 Nguồn 3,3 V cấp cho LM339 để lấy tín hiệu điện áp đưa vào chân DSP sử dụng

IC LM1117

Mạch nguyên lí của nguồn như hình dưới đây:

Hình 4-1 Mạch nguyên lí của khối nguồn.

4.1.2 Module điều khiển

Để điều khiển biến áp áp điện ta sử dụng card ezDSP F2812 của hãng TexasInstruments Card vi xử lí này có đặc điểm sau:

 DSP 32-bit hiệu suất cao

 32x32 bit hay dual 16x16 bit MAC

 8 mức bảo vệ luồng dữ liệu

 Trình quản lý ngắt tốc độ cực nhanh

 Tốc độ hoạt động 150 triệu lệnh/giây

 18K words on-chip RAM

 128K words on-chip Flash memory

 64K words off-chip SRAM memory

 Thạch anh ngoài 30 MHz

 12-bit ADC module

 56 cổng IO chia sẻ

 Tích hợp bộ JTAG chuẩn IEEE 1149.1 ngay trên mạch

 Điện áp vào board 5V

 TI F28xx Code Composer Studio tools driver

Card ezDSP F2812 bao gồm 4 khối logic chính

 Giao diện kết nối Analog

 Giao diện kết nối vào ra

 Giao diện JTAG

 Cổng điều khiển JTAG song song

Có thể nhận thấy rằng board eZdspF2812 chỉ chứa phần “lõi” tức là phần xử lý, bộnhớ ngoài, và kết nối JTAG qua cổng máy in mà chưa có các thành phần khác Tuy nhiêncác IO EXPANTION từ P1 → 𝑃9 cộng với các giao thức như SPI, SCI, I2C, CAN, McBSP và các GPIO chúng ta có thể mở rộng giao tiếp với nhiều thiết bị khác nhau

Hình 4-2 Sơ đồ các khối của ezDSP TMS320F2812[15]

Chương trình của F28x tương thích với họ 24x/240x DSP Với khả năng 32 x 32 –bit MAC của họ F28x và khả năng xử lý 64 – bit, cho phép F28x trở thành sự lựa chọncho những ứng dụng đòi hỏi những nhân điều khiển floating –point.

F2812 hỗ trợ khá nhiều giao tiếp với ngoại vi, với mục đích tương thích với cácMCU hiện thời:

 eCAN: hỗ trợ 32 mailboxes, time stamping của các message, tương thích với CAN 3.0B

 McBSP: the Multichannel buffer serial port giao tiếp với E1/T1 lines, phone–quality codecs cho modem applications hoặc high – qualities stereo audio DAC devices

 SPI: thường để giao tiếp DSP với ngoại vi ngoài hoặc các processor khác

 SCI: tương đương với UART

Các khối chính sử dụng trong thiết kế được trình bày dưới đây:

a CPU Timers

F2812 có 3 CPU Timer 32-bit Sơ đồ khối cho mỗi timer như sau:

Hình 4-3 Sơ đồ khối của CPU Timers[15]

Xung kích timer là chân “SYSCLKOUT” chạy tốc độ 150MHz, sử dụng thạch anh30Mhz cùng với bộ PLL tỉ lệ 10/2 Mỗi timer được cho phép chạy bởi TCR – Bit4, tínhiệu được đưa đến bộ chia 16bit (PSCH:PSC) Tín hiệu qua bộ chia kích hoạt bộ đếm lùi

32bit TIMH:TIM Cuối cùng, khi timer tràn (đếm về đến 0 hay đến 1 giá trị đặt trước) thì

có 1 yêu cầu ngắt gửi về CPU

Thanh ghi 16bit TDDRH:TDDR được dùng để đặt lại giá trị cho bộ chia PSC.Tương tự, thanh ghi 32bit PRDH:PRD để đặt lại giá trị cho bộ đếm lùi TIM

Timer 1 và Timer 2 thường sử dụng cho hệ thời gian thực Texas Instruments

“DSP/BIOS” , Timer 0 thì tùy chọn, dùng trong các trường hợp thông dụng

b Event Manager Timers

Một trong những tính năng mạnh nhất của F2812 là bộ quản lý sự hiện “EventManager (EV)”, khối này cũng được quản lý giống với bộ Timer CPU là Timer 0, 1, và 2

Bộ định thì EV cũng được gọi là Timer 1, 2, 3, 4, nhưng nó hoàn toàn độc lập với 3 timertrên Vì vậy, khi nói đến timer, chúng ta phải nói rõ là CPU timer hay là EV timer

Bộ EV sử dụng thanh ghi 16-bit, trong khi CPU Timers dùng thanh ghi 32-bit.Điểm khác nhau quan trọng giữa Event Manager và CPU Timers là sự và/ra hệ thống của

nó Một EV có thể tạo ra tín hiệu cứng trực tiếp từ các sự kiện của timer bên trong Vìvậy, bộ này thường được sử dụng để tạo thời gian cơ sở cho các tín hiệu cứng Các tínhiệu này là các xung số 0 và 1 Với sự trợ giúp của EV-logic, chúng ta có thể thay đổi tần

số hay độ rộng xung của các tín hiệu phát ra, hay còn gọi là điều khiển “Pulse WidthModulation” (PWM)

EV có bộ đo thời gian giữa các tín hiệu, với 6 bộ phát hiện sườn, gọi là ‘CaptureUnit’, ta có thể đo thời gian giữa 2 tín hiệu bên ngoài, ví dụ để đo tốc độ quay

Thành phần tiếp theo của bộ EV là ‘Quadrature Encoder Pulse’ (QEP) Bộ nàythường được sử dụng để tính ra tốc độ và chiều quay của trục quay trực tiếp từ tín hiệuphần cứng, từ encoder

F2812 có 2 bộ EV, gọi là EVA và EVB Mỗi bộ có 2 timer 16-bit để hoạt động

Bộ EVA timer gồm ‘General Purpose Timer’ T1 và T2, bộ EVB gồm T3 và T4

c Khối tạo PWM

 Hỗ trợ 12 chân PWM hoạt động nhiều chế độ kết hợp hoặc độc lập

 Bộ đếm sử dụng thanh ghi 16-bit

 Dải lập trình vùng trễ (deadband) rộng cho từng cặp chân ra PWM

 Có thể thay đổi độ rộng xung trong và sau mỗi chu kỳ PWM

 Mạch tạo mẫu xung, có thể lập trình tạo xung đối xứng, bất đối xứng, và tạo dạng sóng PWM không gian vector 4 chiều.

 Giảm thiểu thời gian hao phí CPU sử dụng tính năng tự động nạp lại reload) của thanh ghi compare và period

(auto- Các chân PWM được điều khiển ở trạng thái trở kháng cao khi chân PDRINTx

ở mức thấp và sau khi tín hiệu PDPINTx được xác định Chân PDPINTx (sau khi xác định) được lưu vào thanh ghi 8 bit COMCONx

 Các bit thanh ghi EXTCON dùng để chọn điều khiển ngắt riêng biệt cho từng cặp PWM của tín hiệu

Nguyên tắc tạo tín hiệu PWM: Bộ so sánh liên tục so sánh giá trị bộ đếm 16-bit

(TxCNT) với 2 thanh ghi khác là Compare (TxCMPR) và Period (txPR) Nếu giá trịthanh ghi Counter và Compare bằng nhau, đưa ra mức tín hiệu ON ở chân ra (TxPWM).Nếu giá trị thanh ghi Counter và Period bằng nhau, tín hiệu là OFF Đó là hoạt động cơbản ở chế độ không đối xứng Hai chế độ hoạt động thường dùng:

Chế độ đếm tiến lên của bộ counter, sử dụng tạo dạng sóng không đối xứng (đốixứng sườn):

Hình 4-4 Đồ thị thể hiện chế độ Timer đếm tiến[15]

Đối với một bộ phát xung bất kỳ, xác định chu kỳ/tần số phát xung là việc đầu tiêncần phải làm Trong trường hợp này, tần số phát xung PWM được xác định theo côngthức sau:

CPUCLK PWM _ Freq

T1PR=150000/(1*100) = 1500

Tiếp đến là độ rộng xung (dutycycle) Giá trị của dutycycle được xác định quathanh ghi TxCMP Chân ra PWM đặt trạng thái tích cực cao (active high), độ rộng xungđược tính theo công thức:

T1PR TxCMP 100Dutycycle

Chế độ đếm lên và xuống, sử dụng tạo dạng sóng đối xứng (đối xứng trung tâm):

Hình 4-5 Đồ thị thể hiện chế độ Timer đếm tiến/lùi[15]

Trường hợp này khác với trường hợp tạo xung ở trên Tần số phát xung PWMđược xác định theo công thức sau:

CPUCLKPWM _ Freq

TxPR – TxCMP 2.100 Duty cycle

Hình 4-6 Đồ thị thể hiện sự thay đổi tần số và độ rộng xung phát[15].

Trường hợp này EV Timer chạy ở chế độ ‘counting up/dowm’ và timer bắt đầuđếm từ ‘Comp1’ được lưu trong thanh ghi TxCMPR và chu kỳ 1 (period #1) được lưutrong thanh ghi TxPR Sang chu kỳ 2 (period #2) , ta thay đổi giá trị trong TxCMPR từ

‘Comp1’ sang ‘Comp2’ Sự thay đổi này tạo ra hình mới ở chu kỳ 3 Trong chu kỳ 3, tathay đổi giá trị thanh ghi TxPR, và ta thấy được sự thay đổi tần số ở chu kỳ 4

d Khối ngắt ngoài

F2812 có 3 chân ngắt ngoài (XINT 1, 2, 13) Mỗi bộ ngắt ngoài có thể chọn chế

độ bắt sườn lên hoặc xuống, và cũng có thể tắt hay bật chế bắt ngắt Mỗi bộ ngắt ngoàichứa 1 thanh ghi 16-bit tự đếm tiến lên trong quá trình chạy, và nó tự quay về 0 khi xảy

ra 1 ngắt mới Bộ đếm này có thể dùng để tính thời gian chính xác trong 1 khung ngắt

Trong thiết kế đồ án, có sử dụng 2 chân ngắt là XINT1 và XINT2 Chân XINT1

để lấy xung áp đầu vào PT, chân XINT2 để lấy xung dòng ra PT Để khởi tạo các chânnày là chân bắt ngắt, ta đặt các thanh ghi sau:

GpioMuxRegs.GPEMUX.bit.XINT1_XBIO_GPIOE0 = 1; // GPIOE0 is XINT1 pin

GpioMuxRegs.GPEMUX.bit.XINT2_ADCSOC_GPIOE1 = 1;// GPIOE1 is XINT2 pin

Cho phép các chân này hoạt động, và chọn chế độ bắt sườn lên, ta config như sau:XIntruptRegs.XINT1CR.bit.ENABLE = 1; // Enable XINT1 pin

XIntruptRegs.XINT1CR.bit.POLARITY = 1; //1 : rising,, 0:falling

XIntruptRegs.XINT2CR.bit.ENABLE = 1; // Enable XINT2 pin

XIntruptRegs.XINT2CR.bit.POLARITY = 1; //1 : rising,, 0:falling

// Enable XINT1 in the PIE: Group 1 interrupt 4 PieCtrlRegs.PIEIER1.bit.INTx4 = 1;

e Module ADC

F2812 ADC module có 16 kênh, có thể cấu hình để hoạt động như 2 module 8kênh hoạt động tự do, phục vụ các sự kiện A và B Hai module 8 kênh này cũng có thểđược mắc cascade để tạo thành 1 module 16 kênh

Các đặc điểm chính của module ADC:

 Một nhân 12 bit ADC với 2 bộ sample – and – hold có sẵn

 Hoạt động ở chế độ Simultaneous hoặc Sequential

 Analog input: 0V đến 3V

 Tốc độ chuyển đổi max của ADC là 25MHz, tương đương 12.5MSPS

 16 kênh input, 16 thanh ghi để lưu kết quả Kết quả được tính theo công thức như sau:

 ValueADC 0 khi Uinput  0

3

U input ADCLO

khi 0V <U input<3V

 ValueADC 4095 khi điện áp đầu vào U input  3 V

 Có nhiều nguồn để kích khởi quá trình chuyển đổi ADC:

 S/W: software immediate start

 EVA: event manager A

 EVB: event manager B

 External pin

 Điều khiển ngắt linh hoạt cho phép xảy ra ngắt sau khi có kết quả chuyểnđổi ADC (end of sequence - EOS)

4.1.3 Module mạch lực

Mạch lực sử dụng để điều khiển biến áp áp điện được xây dựng theo mô hình lớp

D, sử dụng 2 van IRF540 được lái bằng 1 IC IR2103 Tín hiệu vào của IR2103 lấy từchân PWM của DSP

P W M

DRIVER & MACH LUC

Hình 4-7 Mạch lực

4.1.4 Module biến áp áp điện

Biến áp áp điện được thiết kế để hàn dính trên board mạch, nguồn cấp cho nóthông qua 1 switch để có thể dễ dàng ngắt ra khi cần thiết Đầu ra của biến áp áp điệnđược đưa ra ngoài tải

4.1.5 Module bắt pha áp vào và dòng ra của biến áp áp điện

Để điều khiển biến áp áp điện làm việc ở tần số cộng hưởng, ta cần điều khiển đểdòng đầu vào và áp đầu vào trùng pha Tuy nhiên, việc đo dòng đầu vào là không thểthực hiện được do có tụ đầu vào Cin Ta chuyển sang đo dòng đầu ra của biến áp áp điện.Nhưng do dòng đầu ra quá nhỏ và hạn chế về độ chính xác của linh kiện nên cũng không

dễ gì xác định được giá trị độ lệch pha này Vì ta dùng tải thuần trở nên có thể dùng pha

áp đầu ra thay cho pha dòng Giá trị độ lệch pha giữa điện áp đầu vào và dòng điện đầu ralại biến thiên phụ thuộc vào tải và điều kiện làm việc (điều này sẽ được kiểm chứng bằngthực nghiệm ở phần sau)

Cả hai giá trị pha này đều được xác định bằng cách đưa sụt áp trên trở phân áp đưavào mạch lật trạng thái sử dụng LM339 Điện áp vào chân so sánh (-) có thể điều chỉnhlên trên mức 0V để tránh nhiễu tại điểm 0 của điện áp Đầu ra ở mức 3.3V được đưa vàongắt của DSP

Hình 4-10 Mạch bắt pha áp vào và dòng ra của biến áp áp điện.

1.2 Đo đạc và đánh giá kết quả thu được

Toàn bộ layout của mạch ứng dụng như hình dưới đây:

Hình 4-11 Layout của mạch ứng dụng Toàn bộ hình ảnh của phần cứng sử dụng trong ứng dụng này:

Hình 4-12 Toàn bộ phần cứng sử dụng sử dụng trong ứng dụng

Để kiểm nghiệm về lí thuyết, ta sẽ lấy kết quả lần lượt theo trình tự sau:

 Với mạch khi chưa có phản hồi:

• Kiểm tra sự làm việc của biến áp áp điện khi không làm việc ở điểm cộnghưởng

• Kiểm tra sự làm việc của biến áp áp điện khi làm việc ở điểm cộng hưởng

 Với mạch khi đã có phản hồi:

• Kiểm tra sự làm việc của biến áp áp điện dưới sự điều khiển của bộ điềukhiển theo thuật toán PLL

4.2.1 Với mạch vòng hở

Trường hợp này ta viết chương trình cho DSP chỉ xuất xung PWM với 1 tần sốxác định để điểu khiển biến áp Chương trình được đề cập trong phụ lục [2] Cấp xungđiều khiển biến áp áp điện với tần số ở ngoài dải cộng hưởng ta thu được hình ảnh sau:

Hình 4-13 Kết quả đo đạc tại tần số ngoài cộng hưởng f=80kHz

Qui ước chung cho các hình kết quả đo đạc:

 Kênh 1: điện áp đầu vào của biến áp

 Kênh 2: xung pha của điện áp đầu vào

 Kênh 4: điện áp ra của biến áp đo trên trở phân áp

 Kênh 3: xung pha của điện áp đầu ra

Với trường hợp này, ta có thể đưa ra nhận xét sau:

 Dạng sóng của điện áp đầu ra với tải thuần trở không sin hoàn toàn ( chứa nhiềuhài bậc cao)

 Hệ số biến đổi điện áp là nhỏ, biên độ điện áp đầu ra không lớn

 Công suất chuyển qua biến áp không lớn

 Hiệu suất làm việc không cao, ta tính toán được  96,33(%)

 Góc lệch pha gần về 0o với tải là 107 k

Thay đổi xung điều khiển trong dải cộng hưởng đến điểm mà biến áp làm việc chođiện áp đầu ra có biên độ lớn nhất, có dạng sóng đẹp nhất Đó là điểm làm việc tối ưu củabiến áp:

Hình 4-14 Kết quả tại tần số cộng hưởng f=103.7 kHz

Với trường hợp này ta thấy:

 Dạng sóng đầu ra sin chuẩn

 Biên độ điện áp cao nhất ( hơn rất nhiều so với khi không làm việc tại tần số cộng hưởng)

 Công suất chuyển qua là lớn nhất

 Dải cộng hưởng rất nhỏ, cỡ 4 kHz

 Hiệu suất làm việc cao, ta tính toán được: 98,72(%)

 Góc lệch pha khi cộng hưởng là 70o với tải là 107 k

4.2.2 Với mạch vòng kín

Với kết quả của mạch vòng hở, ta xác định được tần số cộng hưởng và độ lệch phagiữa tín hiệu pha của dòng đầu vào và áp đầu ra của biến áp áp điện

Ta sử dụng chương trình với mạch vòng kín, có phản hồi pha dòng và áp của biến

áp áp điện, thực hiện thuật toán PLL để đưa biến áp làm việc ở điểm cộng hưởng.Chương trình cho mạch vòng kín đề cập ở phụ lục [3] Kết quả thu được như sau:

:

Hình 4-15 Thuật toán PLL với góc lệch pha 70o.Với thực nghiệm trên ta thấy, thuật toán PLL mà ta thiết kế làm việc rất tốt:

 Với giá trị độ lệch pha đặt trước PLL luôn khóa độ lệch pha của áp đầu vào và dòng ra của biến áp theo giá trị cố định này.

 Tần số làm việc của biến áp được duy trì bám điểm cộng hưởng với sai lệch rất nhỏ, có thể quan sát giá trị này trên OSCILOSCOP hoặc bằng giá trị Real-time qua cửa sổ Watch của CSS

 Giá trị điện áp đầu ra của biến áp là rất lớn

 Khi ta cho 1 xung nhiễu tần số vào chân ngắt của DSP, ta thấy thuật toán PLL đưa biến áp về điểm làm việc rất nhanh

Cũng với thuật toán PLL trên mạch ứng dụng, ta thực hiện nhanh chóng đượcnhững thực nghiệm khảo sát hoạt động của biến áp áp điện khi thay đổi giá trị tải Ta thayđổi giá trị của tải đầu ra, cho thuật toán PLL hoạt động theo các góc lệch pha khác nhau,tại giá trị góc lệch pha nào có đầu ra đẹp nhất, đó sẽ là điểm làm việc tối ưu của biến áp

áp điện Các giá trị thực nghiệm thu được trong bảng sau:

Bảng 4-1 Dữ liệu thực nghiệm khi thay đổi tảiGiá trị tải (kΩ)) Góc lệch pha(o) Điện áp đầu ra(V) Công suất (W)

0 20 40 60 80 100 120 0

10 20 30 40 50 60 70

Hình 4-17 Đồ thị công suất đầu ra theo tải

Những đồ thị thực nghiệm này cho ta 1 cái nhìn thực tế hơn về hoạt động của biến

áp áp điện:

 Khi thuật toán PLL làm việc với độ lệch pha giữa tín hiệu dòng đầu ra và áp đầu vào của biến áp áp điện thì cần phải cập nhật giá trị độ lệch pha theo sự biến thiên của giá trị tải và điều kiện hoạt động của biến áp áp điện