Các phương thức chuyển mạch kênh

- Chuyển mạch kênh tín hiệu số: là quá trình kết nối, trao đổi thông tin các khe thời gian giữa một số đoạn của tuyến truyền dẫn TDM số... 4.Chuyển mạch không gian sốS Khái niệm: Chuyển

CHUYỂN MẠCH

KÊNH

Nội dung chính:

1.Khái niệm 2.Đặc điểm 3.Chuyển mạch không gian tương tự

4.Chuyển mạch không gian số(S)

5.Chuyển mạch thời gian số(T) 6.Chuyển mạch mạch ghép

Big concept

1.Khái niệm

- Chuyển mạch kênh (Circuit Switching)

là kỹ thuật chuyển mạch đảm bảo việc thiết lập các đường truyền dẫn dành

riêng cho việc truyền tin của một quá trình trao đổi thông tin giữa hai hay

nhiều thuê bao khác nhau

- Chuyển mạch kênh tín hiệu số: là quá trình kết nối, trao đổi thông tin các khe thời gian giữa một số đoạn của tuyến truyền dẫn TDM số

 Có thể dùng kỹ thuật này vào những nơi cần vận tốc chuyển dữ liệu cao hoặc nơi nào cần truy nhập

dữ liệu với thời gian thực (realtime data access).

 Tuy nhiên, các vận chuyển này sẽ lấy nhiều tài

nguyên và chúng được cấp cho một đường nối dây cho tới khi dùng xong hay có lệnh hủy Nói cách

khác, các đường nối dữ liệu nếu trong thời gian mở đường nối mà gặp phải các nút đều đang bận dùng cho đường nối trước đó thì buộc phải đợi cho tới khi các nút này được giải phóng.

3.Chuyển mạch không gian

trên các phần tử chuyển mạch diode,

rơ le, tran,

4.Chuyển mạch không gian

số(S)

Khái niệm: Chuyển mạch không gian số là phương thức chuyển mạch đấu nối giữa luồng đầu vào PCM và luồng PCM đầu ra bất kì trên khe thời gian

Cấu trúc:

+ Luồng PCM đầu vào/ ra

+Ma trận chuyển mạch: xây dựng

Nguyên lý hoạt động

Điều khiển đầu ra: dưới tác động của

bộ đếm khe thời gian và bộ điều khiển trung tâm, tín hiệu tại các ngăn nhớ của

CM sẽ được ghi và được đọc ra đưa lên điều khiển phần tử logic tương ứng đóng cho tín hiệu luồng đầu vào được đưa đến luồng đầu ra theo yêu cầu.

Ví dụ

Trình bày quá trình đấu nối A2/TS1-B3/TS1, A1/TS2 – B2/TS2,

A3/TS3 – B1/TS3 qua tầng chuyển mạch S( kích thước 4x4)

A1, A2, A3 là các luồng PCM lối vào và B1, B2, B3 là các

luồng PCM lối ra PCM có 8 khe thời gian

Địa chỉ đầu vào: ngăn 1 của CM2 ghi địa chỉ: 11

+A1/TS2 – B2/TS2Địa chỉ đầu ra: ngăn 2 của CM2 ghi địa chỉ: 01

Địa chỉ đầu vào: ngăn 2 của CM1 ghi địa chỉ: 10

+A3/TS3 – B1/TS3Địa chỉ đầu ra: ngăn 3 của CM1 ghi địa chỉ: 11

Địa chỉ đầu vào: ngăn 3 của CM3 ghi địa chỉ: 01

5.Chuyển mạch thời gian

số(T)

Trường chuyển mạch thời gian tín hiệu số thực

hiện quá trình chuyển đổi nội dung thông tin từ một khe thời gian này sang khe thời gian khác của một luồng PCM, dựa trên nguyên tắc gây trễ cho các tín hiệu Để gây trễ thì phải có bộ nhớ để lưu trữ các thông tin thoại trong các khe thời gian gọi là bộ nhớ thoại SM (Speech Memory)

5.Chuyển mạch thời gian

số(T)

Cấu trúc:

 Bộ nhớ SM: lưu trữ các khe thời gian (TS) của luồng PCM

 Bộ nhớ CM: lưu địa chỉ ngăn nhớ SM

 Bộ đếm khe thời gian: đếm TS theo chu kỳ

VD: Luồng PCM32 SM có 32 ngăn

số ô/ ngăn: 8

CM có số ngăn=32

số bit/ngăn = Đếm 0 - 31

5.Chuyển mạch thời gian

số(T)

Nguyên lý hoạt động:

 Điều khiển đầu ra; ghi tuần tự, đọc ngẫu nhiên

 Điều khiển đầu vào: ghi ngẫu nhiên, đọc tuần tự

 Điều khiển ngẫu nhiên: ghi ngẫu nhiên và đọc ngẫu nhiên

Điều khiển đầu ra:

Dưới tác động của bộ đếm TS và bộ

điều khiển trung tâm tín hiệu tại SM và

CM lần lượt được ghi Bộ đếm 0 thì ngăn

0 của CM và SM lần lượt được ghi Bộ

đếm đếm i thì ngăn i của SM ghi đếm

đếm j ngăn j của CM ghi nội dung của

ngăn i

5.Chuyển mạch thời gian

 Thời gian trễ: t = j – i nếu j> i

N + j - i nếu j<i

Ví dụ điều khiển đầu ra

 TS1 TS3 , với PCM 32

- SM có 32 ngăn, số ô/ ngăn =8

- CM có 32 ngăn, số bit/ngăn=5

- Khi bộ đếm đến 1 tại ngăn 1 của SM ghi địa chỉ TS1

- Khi bộ đếm đến 3 tại ngăn 3 của CM ghi ngăn 1 của SM với từ

5.Chuyển mạch thời gian

số(T)

Điều khiển đầu vào:

Dưới tác động của bộ đếm TS và bộ điều khiển trung tâm tín hiệu tại SM và CM lần lượt được ghi Bộ đếm 0 thì ngăn 0 của CM lần lượt được ghi Bộ đếm đếm i thì ngăn i của CM ghi địa chỉ ngăn j của SM đếm đếm j thì tín hiệu sẽ được ghi vào ngăn j của SM nội dung

Ví dụ điều khiển đầu vào

 TS1 TS3 PCM 32

- SM có 32 ngăn, số ô/ ngăn =8

- CM có 32 ngăn, số bit/ngăn=5

- Khi bộ đếm đến 1 tại ngăn 1 của CM ghi ngăn 3 của SM với từ

mã 00011 Khi bộ đếm đến 3 tại ngăn 3 của SM ghi địa chỉ TS1

- Quá trình đọc: Khi đếm đến 3 ngăn 3 của SM được đọc ra nội dung từ TS1 TS3

 TS3 TS1

- SM có 32 ngăn, số ô/ ngăn =8

- CM có 32 ngăn, số bit/ngăn=5

- Khi bộ đếm đến 1 tại ngăn 1 của SM ghi địa chỉ TS3

- Khi bộ đếm đến 3 tại ngăn 3 của CM ghi địa chỉ ngăn 1 của SM với từ mã 00001

- Quá trình đọc : Khi đến đến 1 ngăn 1 của SM được đọc nội dung

từ TS3 ->TS1

5.Chuyển mạch thời gian số(T)

Bộ đếm đếm 1 ngăn 1 của SMo ghi TS1

Bộ đếm đếm 4 ngăn 4 của CMo ghi địa chỉ ngăn 1 của SMo với

Bộ đếm đếm 4 ngăn 4 của SMo ghi TS1

Từ mã này sẽ được đưa lên điều khiển ngăn 1 của SM cho Tại đây ngăn 4 của CM của S ghi địa chỉ luồng PCM R3 với từ

mã 11 Từ mã sẽ được đưa lên ma trận chuyển mạch tương ứng với tiếp điểm của PCM Vo PCM R3 đóng cho TS4 của TS4 PCM Vo TS4 PCM R3

* Chuyển mạch không gian S.

- Gồm 4 đầu vào: PCMV0 tới PCMV3; tương ứng với các địa chỉ “ 00, 01, 10, 11”

- Gồm 4 đầu ra và 4 bộ nhớ tương ứng 4 đầu ra : CMV0

 CMV3, Mỗi bộ nhớ gồm 32 ngăn

6.2 Chuyển mạch ghép

S_T

* Chuyển mạch thời gian T:

4 bộ chuyển mạch thời gian, hoạt động theo nguyên tắc điều khiển đầu vào Trong đó: SM (Ro R3) gồm 32 ngăn, mỗi ngăn ghi thông tin của 01khe thời gian; CM (Ro R3), mỗi ngăn ghi địa chỉ một ngăn nhớ SM

Ví dụ

VD: TS10 thuộc PCMV0 chuyển tới TS15 thuộc PCMR3

- Ghi địa chỉ : Ngăn 10 (CMV3) ghi địa chỉ của đầu vào V0: “00” ,Ngăn 10 (CMR3) ghi địa chỉ ngăn 15 (SMR3): “01111”

- Ghi tin:khi bộ đếm TS đếm TS10 và đồng thời tới ngăn 10

của các bộ nhớ CM

- Tại CMV3 địa chỉ 00 được đọc ra điều khiển nối từ V0 tới T3

- Tại CMR3 địa chỉ 01111 được đọc ra, ngăn 15 (SMR3)

mở, TS10  T3 được ghi vào ngăn 15 của CMR3

- Đọc tin: Đọc tuần tự tại SMR3, tới ngăn 15, nội dung TS10 được đọc ra và xếp vào vị trí TS15 của luồng ra thuộc PCMR3

6.3 Chuyển mạch ghép T-S-T

*Cấu tạo của trường chuyển mạch T-S-T gồm:

T1: điều khiển đầu vào (RWSR)

S: điều khiển đầu vào

T2: điều khiển đầu ra (SWRR)

Luồng PCM (A, B, C, D) vào/ra các tầng có n×TS

CM1x, CM3x: Bộ nhớ điều khiển của T1, T3 (Dung lượng: n ngăn × [log2n] bit)

SM1x, SM3x: Bộ nhớ thoại của T1, T3 (Dung lượng: n ngăn × 8bit)

CM2x: Bộ nhớ điều khiển của S (Dung lượng: n ngăn × [log2N] bit)

 Nguyên lý hoạt động:

Tầng chuyển mạch

thời gian T1 phía đầu

vào kết nối khe thời

gian vào với một khe

thời gian rỗi nào đó

trong đường Bus dẫn

tới đầu vào của tầng

chuyển mạch không

gian S

Trong khi đó tầng chuyển mạch thời gian T2 phía đầu ra kết nối khe thời gian

đã được chọn từ chuyển mạch tầng S tới khe thời gian ra yêu cầu

Như vậy cuộc gọi được kết nối qua trường chuyển mạch có thể được định tuyến qua tầng S với bất kỳ khe thời gian thích hợp nào

độ RWSR Ngoài ra ưu điểm của chế độ hoạt động được lựa chọn trên đây làm cho việc điều khiển nội

bộ khối chuyển mạch trở nên rõ ràng, đơn giản và

dễ thực hiện hơn Thông thường dung lượng của các chuyển mạch thời gian T khoảng 1024 TS, còn kích thước của ma trận chuyển mạch S là 8×8, 16×16

và 64×64 đường cao tốc HW(HighWay).

THANK S!