Giáo trình bài tập kts2 ch3 async PDF

LƯU ĐỒ MÁY TRẠNG THÁI: - Lưu đồ SM được tạo bởi các khối SM; mỗi khối SM mô tả hoạt động của hệ trong 1 trạng thái.. CÀI ĐẶT LƯU ĐỒ MÁY TRẠNG THÁI:- Việc cài đặt realization lưu đồ SM l

Chương 2 THIẾT KẾ MÁY TRẠNG THÁI BẰNG

LƯU ĐỒ MÁY TRẠNG THÁI

- Hệ tuần tự còn được gọi là máy trạng thái thuật toán

(ASM - algorithmic state machine) hay đơn giản hơn là máy

trạng thái (SM - state machine), gọi tắt là SM.

I LƯU ĐỒ MÁY TRẠNG THÁI:

- Lưu đồ SM được tạo bởi các khối SM; mỗi khối SM

mô tả hoạt động của hệ trong 1 trạng thái

- Một khối SM bao gồm một Hộp trạng thái (state box), các Hộp quyết định (decision box) và các Hộp xuất theo điều

kiện (conditional ouput box).

Hộp trạng thái

ĐIỀU KIỆN 1

0

Hộp quyết định Hộp xuất theo đkiện

ĐIỀU KIỆN 1

0

S

Liệt kê biến ra có giá trị 1 (biến Moore)

Liệt kê biến ra có giá trị 1 theo điều kiện (biến Mealy) Đường vào của khối SM

Các đường ra đến các khối SM khác

Một khối SM có chính xác một đường vào và một hoặc nhiều đường ra.

1 0

1 0

- Một đường dẫn đi qua khối SM từ ngõ vào đến ngõ ra được gọi

là đường dẫn liên kết (link path).

- Khối SM có thể được biểu diễn bằng nhiều dạng khác nhau.

- Một lưu đồ SM có thể biểu diễn một hệ tổ hợp khi chỉ có một trạng thái và không có sự thay đổi trạng thái xảy ra.

Z1 = A + A’BC = A + BC

- Ta phải tuân theo một số qui tắc khi xây dựng một khối SM

* Không cho phép có đường hồi tiếp nội trong một khối SM

* Với mọi kết hợp các biến vào hợp lệ phải có chính xác một đường ra được định nghĩa Điều này là cần thiết vì mỗi tổ hợp vào được cho phép phải dẫn đến một trạng thái kế duy nhất

II CÀI ĐẶT LƯU ĐỒ MÁY TRẠNG THÁI:

- Việc cài đặt (realization) lưu đồ SM là tìm được phương trình của các biến ra và các biến trạng thái kế tiếp

- Các bước thực hiện như sau:

* Thực hiện gán trạng thái cho các hộp trạng thái.

* Xác định phương trình của biến ra Zi

- Tìm các trạng thái có xuất hiện biến ra (Zi = 1)

- Nếu là biến MOORE thì ta được tích số (AND) của các biến trạng thái; còn nếu là biến MEALY thì ta có tích số của các biến trạng thái và biến điều kiện vào.

- Phương trình của biến ra bằng tổng (OR) các tích số đã tìm thấy ở các bước trên lại với nhau.

* Xác định phương trình các biến trạng thái kế Q +

j

- Tìm ra tất cả các trạng thái trong đó Q j =1

- Tại mỗi trạng thái này, tìm tất cả các đường dẫn liên kết

(link path) mà dẫn vào trạng thái đó.

- Với mỗi đường dẫn liên kết này, tìm ra một số hạng là 1 khi đi theo đường dẫn liên kết này Nghĩa là, với đường dẫn liên kết từ Sa đến Sb, số hạng sẽ là 1 tích số của các biến

trạng thái ở trạng thái Sa và các biến điều kiện để có thể dẫn đến Sb.

- Biểu thức Q +

j được tạo thành bằng cách lấy tổng (OR) các tích số được tìm thấy ở bước trên lại với nhau

2.2 THÀNH LẬP LƯU ĐỒ SM

Phương pháp suy ra lưu đồ SM cho một hệ

điều khiển tuần tự thì giống với phương pháp dùng suy ra giản đồ trạng thái:

1 Vẽ sơ đồ khối của hệ thống mà ta đang điều khiển.

2 Định nghĩa các tín hiệu vào và ra cần cho hệ điều khiển.

3 Xây dựng lưu đồ SM để kiểm tra các tín hiệu vào

và ra cần cho hệ điều khiển

4 Xây dựng lưu đồ SM để kiểm tra các tín hiệu vào

và tạo ra chuỗi các tín hiệu ra đúng.

Thí dụ 2.1 Xây dựng một khối SM có ba biến vào (A, B,

C), 4 biến ra (W, Z, Y, Z), và đường ra (1 và 2) Với khối này, ngõ ra Z luôn luôn là 1, và W là 1 nếu cả hai A và B bằng 1 Nếu C = 1 và A = 0 thì Y = 1 và đi ra đường 1 Nếu C = 0 hoặc A = 1 thì X = 1 và đi ra đường 2.

 Theo đề bài ta thấy Z phải là biến ra Moore, còn các

biến ra khác là biến Mealy; và ta có lưu đồ SM sau:

Thí dụ 2.2 Vẽ lưu đồ SM

của hệ kiểm tra chẵn lẻ số bit nhận được ở ngõ vào X, nếu số bit 1 nhận được ngõ vào X là số lẻ thì Z = 1, là

số chẳn thì Z = 0

 Nếu gọi EVEN là trạng thái chỉ số bit 1 nhận được là

chẵn và ODD là trạng thái chỉ số bit 1 nhận được là lẻ thì ta có được lưu đồ SM như hình 2.12

Thí dụ 2.3 Vẽ lưu đồ SM của hệ có một ngõ vào X, một

ngõ ra Z và một ngõ xung nhịp CLK; hệ này phát hiện chuỗi bit vào 1,0,1 Ngõ ra Z = 1 khi chuỗi vào là 1,0,1; giá trị

cuối của chuỗi có thể làm bit đầu của chuỗi mới.

 a- Giải theo hệ Mealy

Ta có giản đồ trạng thái sau:

 b- Giải theo hệ Moore

Ta có giản đồ trạng thái sau:

Thí dụ 2.4 Lập lưu đồ SM cho bộ chia nhị phân song song Ta xét

thiết kế bộ chia song song cho các số nhị phân dương

Ta sẽ thiết kế một hệ chia số bị chia (dividend) 6 bit cho số chia (divisor) 3 bit để có được thương số 3 bit

Thí dụ 2.5 Lập lưu đồ SM cho phần điều khiển bộ nhân nhị phân

Ta sẽ thiết kế bộ nhân song song cho các số nhị phân dương

Ta xét số bị nhân (multiplicand) 4 bit và số nhân (multipler) 4

bit Tích số là số nhị phân 8 bit

Ngõ vào: St, M Ngõ ra: Load, Add, Sh, Done

S9 S8

Thí dụ 2.6: Thiết kế trò chơi xúc xắc điện tử.

Hình 2.26 cho thấy sơ đồ khối của trò chơi xúc xắc Hai bộ

đếm dùng để mô phỏng gieo xúc xắc Mỗi bộ đếm đếm tuần tự

1, 2, 3, 4, 5, 6, 1, 2, …

Như vậy sau khi gieo xúc xắc (roll), tổng của các giá trị trong 2 bộ đếm nằm trong dãi từ 2 đến 12 Các qui tắc chơi như sau:

1 Sau lần gieo xúc xắc (roll) lần thứ nhất, người chơi thắng nếu tổng là 7 hoặc 11 Người chơi thua nếu

tổng là 2, 3, hoặc 12 Ngược lại tổng có được trong lần “roll” thứ nhất được xem như “điểm” của người chơi và phải “roll” xúc xắc lần nữa.

2 Ở lần “roll” thứ hai hoặc kế tiếp, người chơi thắng nếu tổng bằng “điểm” của người chơi và thua nếu

tổng là 7 Ngược lại người chơi phải “roll” lần nữa cho đến khi cuối cùng người chơi thắng hoặc thua.

Các tín hiệu vào hệ điều khiển được định nghĩa như sau:

• D7=1 nếu tổng của xúc xắc là 7

• D11=1 nếu tổng của xúc xắc là 11

• D2312=1 nếu tổng của xúc xắc là 2, 3, hoặc 12

• Eq=1 nếu tổng của xúc xắc bằng số được cất trong thanh ghi điểm

• Rb=1 khi ấn nút gieo xúc xắc Rb

• Reset=1 khi ấn nút Reset

Các biến ra của hệ điều khiển được định nghĩa như sau:

• Roll=1 cho phép các bộ đếm xúc xắc

• Sp=1 làm cho tổng sẽ được cất vào thanh ghi điểm (Sp=Save points)

• Win=1 làm cho đèn “Win” sáng (thắng)

• Lose=1 làm cho đèn “Lose” sáng (thua)

2.3 CÀI ĐẶT CÁC LƯU ĐỒ SM

• Các phương pháp được dùng để cài đặt các lưu đồ SM tương tự với các phương pháp dùng để cài đặt các giản đồ trạng thái

• Như với bất cứ hệ tuần tự nào, cài đặt (realization) sẽ gồm có một

hệ tổ hợp cùng với các flipflop để chứa trạng thái của hệ (xem mô hình hệ tuần tự Moore và Mealy) Trong một số trường hợp, có thể nhận ra được các trạng thái tương đương trong lưu đồ SM và khử

đi các trạng thái thừa với cùng phương pháp dùng để rút gọn các bảng trạng thái

• Tuy nhiên, thường thì lưu đồ SM được đặc tả không hoàn toàn,

nghĩa là tất cả các biến vào không được kiểm tra trong mọi trạng thái, mà nó làm cho việc rút gọn khó khăn hơn Ngay cả nếu số

trạng thái trong lưu đồ SM có thể được rút gọn, không phải luôn luôn như ý muốn vì kết hợp các trạng thái có thể làm cho lưu đồ

SM khó diễn dịch hơn

• Trước khi suy ra các phương trình biến ra và trạng thái kế từ lưu đồ SM, ta phải thực hiện gán trạng thái

• Cách tốt nhất để thực hiện phép gán phụ thuộc vào lưu đồ SM được cài đặt như thế nào.

• Nếu sử dụng các cổng và các flipflop (hoặc cài đặt PLD tương đương) có thể dùng phép gán trạng thái ở phần phụ lục.

Phương trình trạng thái kế cho B có ba số hạng tương ứng với ba đường dẫn nối ghép:

B+ = A’B’X (do link 1) +

A’BX (do link 2) + ABX (do link 3)

B+ = (A’ + B) X

Tương tự có hai đường dẫn nối ghép kết thúc ở trạng thái với A = 1, do đó:

Các phương trình biến ra và trạng thái có thể được đơn giản hóa hơn bằng bảng Karnaugh với trạng thái không sử dụng (AB = 10) làm điều kiện “don’t care”, khi đó:

3- Với mỗi đường dẫn nối ghép này, tìm ra một số hạng là 1 khi

đi theo đường dẫn nối ghép này Nghĩa là, với đường dẫn nối ghép từ Si đến Sj, số hạng sẽ là 1 nếu máy ở trạng thái Si và các điều kiện để thoát ra đến Sj được thỏa.

4- Biểu thức cho Q+ (trạng thái kế của Q) được tạo thành bằng cách OR các số hạng được tìm thấy ở bước 3 lại với nhau.

• Tiếp theo ta lấy thí dụ khác, xét lưu đồ SM của phần điều khiển bộ chia nhị phân (hình 2.20)

Ta sẽ cài đặt lưu đồ SM với một PLA hay

ROM và 2 flipflop D.

• Như chỉ ở bảng 2.1, PLA có 4 biến vào và 5

biến ra Mỗi hàng trong bảng tương ứng với 1 trong các đường dẫn nối ghép trong lưu đồ

SM.

Thí dụ 2.7: Cài đặt lưu đồ SM ở hình 2.32 dùng PLA và D

flipflop có xung nhịp kích cạnh xuống Vẽ sơ đồ khối và bảng PLA (không cần đơn giản các phương trình)

Tương tự như cách làm với những thí dụ trước, ta suy ra được phương trình trạng thái kế và phương trình ngõ ra: