Báo cáo thực tập điện tử số tuần 1

. Định nghĩa – Bảng chân lý1. Yếu tố logic chứa 1 bít thông tin •Kết quả mô phỏng: •Tóm tắt thực nghiệm:Công tác LS8Đèn LEDMức thếKý hiệu trạng tháiKý hiệu toán học“1”SángV = 4.855 (V)H (High – cao)1“0”TắtV = 181.5 (mA)L (Low – thấp)0Định nghĩa về mức logic và yếu tố logic chứa 1 bít thông tin:Điện áp được dùng để biểu diễn với các bit 1 hoặc 0 trong đó:+ bit 1 là biểu thị mức logic cao + bit 0 là biểu thị mức thấp2.Khảo sát nguyên lý hoạt động của cổng đảo (Inverter) •Bảng chân lý D1 – 2:Cổng tắc LS8Lối vào ALối ra CKết quả mô phỏng110 001 Lối vào IC1a bỏ lửng00 •Trả lời câu hỏi:Định nghĩa về cổng đảo: Cổng NOT là cổng chỉ có một ngõ vào và một ngõ raCông thức đại số: Q = ATrường hợp lối vào bỏ lửng tương ứng với trạng thái “0” của lối vào

Trang 1

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ

ĐẠI HỌC QUỐC GIA HÀ NỘI

_ _

BÁO CÁO THỰC HÀNH TUẦN 1

MÔN THỰC TẬP ĐIỆN TỬ SỐ

(Cổng logic 1 – Định nghĩa – Phân loại – Đặc trưng)

Nguyễn Đình Quang Vinh – 2102 Nguyễn Thùy Linh – 21020730

ThS Nguyễn Văn Cương

Hà N i, tháng 9 năm 2023 ội, tháng 9 năm 2023

Trang 2

1 Yếu tố logic chứa 1 bít thông tin

 Kết quả mô phỏng:

 Tóm tắt thực nghiệm:

Công tác LS8 Đèn LED Mức thế Ký hiệu trạng thái Ký hiệu toán học

“1” Sáng V = 4.855 (V) H (High – cao) 1

“0” Tắt V = 181.5 (mA) L (Low – thấp) 0

- Định nghĩa về mức logic và yếu tố logic chứa 1 bít thông tin:

Điện áp được dùng để biểu diễn với các bit 1 hoặc 0 trong đó:

+ bit 1 là biểu thị mức logic cao

+ bit 0 là biểu thị mức thấp

2 Khảo sát nguyên lý hoạt động của cổng đảo (Inverter)

Trang 3

 Bảng chân lý D1 – 2:

Cổng tắc LS8 Lối vào A Lối ra C Kết quả mô phỏng

Lối vào IC1/a bỏ lửng 0 0

 Trả lời câu hỏi:

- Định nghĩa về cổng đảo: Cổng NOT là cổng chỉ có một ngõ vào và một ngõ ra

- Công thức đại số: Q = A

- Trường hợp lối vào bỏ lửng tương ứng với trạng thái “0” của lối vào

3 Khảo sát nguyên lý hoạt động cổng không đảo với collector hở (O.C Open collector)

Trang 4

Cổng tắc LS8 Lối vào A Lối ra C Kết quả mô phỏng

Lối vào IC2/a bỏ lửng 0 1

- Biểu thức đại số: Q = A

- Trường hợp lối vào bỏ lửng ứng với trạng thái lối vào cao

4 Khảo sát nguyên lý hoạt động của cổng “KHÔNG VÀ” có hai lối vào (2-Input NAND)

Trang 5

LS7 LS8 Lối vào A Lối vào B Lối ra C Kết quả mô phỏng

- Định nghiac về cổng NAND: Cổng NAND là cổng dùng để thực hiện cùng một

lúc 2 chức năng là AND và NOT Cổng NAND có 2 hay nhiều ngõ vào và 1 ngõ ra

- Biểu thức đại số: Y = A.B

- Trường hợp lối ra khi một trong hai lối vào thấp (0) tương ứng với mức cao (1)

5 Khảo sát nguyên lý hoạt động của cổng “NAND” có hai lối vào với 1 collector hở (2 – Input open collector NAND)

Trang 6

Kết quả bảng chân lý D1 – 5 và bảng chân lý D1 – 4 của cổng NAND là giống nhau

6 Khảo sát nguyên lý hoạt động của cổng “HOẶC” có hai lối vào (2-Input OR)

Trang 7

- Định nghĩa về cổng OR: Cổng OR là mạch điện thực hiện hàm cộng trong đại số

chuyển mạch

- Biểu thức đại số: Y = A + B

- Trường hợp lối ra khi một trong hau lối vào thấp (0): cao (1)

7 Khảo sát nguyên lý hoạt động của cổng “HOẶC – LOẠI TRỪ” có hai lối vào (2-Input XOR)

Trang 8

- Định nghĩa cổng XOR: là cổng khác dấu, cổng cộng modun 2

- Biểu thức đại số: Y = A B + A B hay A  B

8 Bảng chân lý và biểu thức đại số logic của một số cổng

 Cổng AND 2 lối vào:

Lối vào A Lối vào B Lối ra C Biểu thức đại số

Y = A B

Bảng chân lý cổng AND 2 lối vào

 Cổng NAND 4 lối vào:

Lối vào A Lối vào B Lối vào C Lối vào D Lối ra E Biểu thức đại số

Trang 9

1 1 1 0 1

Bảng chân lý cổng NAND có 4 lối vào

 Cổng OR với 3 lối vào:

Lối vào A Lối vào B Lối vào C Lối ra D Biểu thức đại số

Y = A + B

Bảng chân lý cổng OR với 3 lối vào

Trang 10

1 Cổng AND loại Diode Logic (DL)

- Nguyên tắc hoạt động

+ Nếu đầu vào A và B ở mức 1 (5V) khi đó D1 và D2 đều phân cực ngược nên không có dòng chạy qua 2 diode này nên ở lối ra sẽ có điện áp 5V (tức là mức 1)

Trang 11

+ Nếu A ở mức 1 và B ở mức 0, khi đó D1 được phân cực nghịch và B được phân cực thuận nên dòng từ điện trở qua D2 làm cho đầu ra không có dòng điện -> mức 0

+ Nếu A ở mức 0 và B ở mức 1, khi đó D1 phân cực thuận, B phân cực nghịch, dòng điện từ điện trở qua D2 làm cho đầu ra không có điện -> mức 0

+ Nếu cả hai đầu A và B đều ở mức 0 thì cả hai diode D1 và D2 đều phân cực thuận nên dòng điện từ điện trở qua 2 diode làm cho đầu ra không có dòng điện ->mức 0

- Ưu nhược điểm của Cổng NAND loại DL:

- Đơn giản chi phí thấp

- Khả năng kết hợp với các phép

toán cơ bản cao

- Ổn định và ít hỏng hóc

- Tốc độ chậm

- Tích lũy của diode

- Khả năng đảo ngược yếu

- Giới hạn về số lượng cổng

- Khó khăn trong việc điều chỉnh và

sửa chữa

2 Cổng NAND loại Resistor – Transistor Logic (RTL)

Trang 12

0 1 0 1 1

- Nguyên tắc hoạt động:

+ Khi cả LS7 và LS8 đóng (1) thì sẽ có dòng điện IB làm cho transistor đóng, khi

đó dòng điện chạy qua Collector và Emitter (từ VCC về GND) tại C điện áp = 0 + Khi một trong 2 LS7 và LS8 đóng thì dòng IB rất nhỏ, transistor mở, VC = VCC –

IC * R4, mức logic = 1

+ Khi cả LS 7 và LS8 mở thì dòng IB rất nhỏ, transistor mở, VC = VCC – IC * R4, mức logic = 1

- Ưu nhược điểm của sơ đồ RTL:

+ Ưu điểm: đơn giản, độ tin cậy cao, linh kiện dễ kiếm

+ Nhược điểm: bị giới hạn về tốc độ và khả năng mở rộng, phải tính toán thông

số để cho transistor làm việc ở điểm làm việc tĩnh

3 Cổng NAND loại Diode – Transistor Logic (DTL)

Trang 13

+ Với cả 2 lối vào đều ở mức cao (1) khi đó cả 2 diode đều cấm làm cho hở mạch, dòng điện sẽ đi qua R6 sẽ qua R7 Từ đó cực B của Q2 được nối với điện áp sẽ chuyển sang chế độ bão hòa, dòng qua R9 chạy từ C đến E xuống GND mà không qua LED nên ở mức thấp (0)

+ Với các trường hợp còn lại ta có như sau: Đầu vào xuất hiện mức thấp nên có một diode dẫn, khi đó dòng qua R6 chạy thẳng xuống GND mà không đi qua R7

Từ đó cực B sẽ ở mức thấp, Q2 không hoạt động, từ C đến E cũng không có dòng điện chạy qua và dòng từ R9 chảy qua LED nên ở mức cao (1)

- Ưu nhược điểm của DTL:

+ Ưu điểm: độ tin cậy cao và tiết kiệm năng lượng

+ Nhược điểm: bị hạn chế về tốc độ và khả năng mở rộng

Trang 14

+ Với trường hợp cả hai lối vào đều ở mức cao (1): đầu vào ở mức cao ở cực E thì ta có mạch khuếch đại B – C nên ở T5 sẽ có thế và T5 sẽ dẫn nên có dòng từ

R11 chảy qua cả T5 và T8 sẽ có dòng chảy vào cực B của T7 nên T7 dẫn điện thông qua T7 và T8 nên sẽ không có dòng chạy qua LED nên mức thấp (0)

Trang 15

+ Với các trường hợp còn lại: ta có T3 trở thành mạch khuếch đại C – E, cực B của T3 nối với điện áp 5V nên T3 bão hòa Cực E của T4 bão hòa, có điện áp đặt

vào cực C của T3 và cực B của T5 mà T3 bão hòa nên dòng chảy từ C – E của T3

chảy vào GND nên T5 sẽ đóng, dòng qua R11 chảy vào cực B của T8 và không có dòng chảy vào cực B của T7 nên T7 đóng , khi đó đầu ra sẽ ở mức cao (1)

- Ưu nhược điểm của sơ đồ TTL:

+ Ưu điểm: phương pháp logic nhanh, đáng tin cậy và dễ sử dụng

+ Nhược điểm: tiêu thụ năng lượng cao khi hoạt động và giới hạn về điện áp đầu vào

5 Cổng NAND collector hở

LS7 LS8 Lối vào A Lối vào B C (Nối J1) C (Không nối J1) Kết quả mô phỏng

Trang 16

- Nguyên tắc hoạt động;

+ Khi tắt J1: Cô lập T9 nên không thể có dòng chạy qua LED

+ Khi nối J1 :khi này mạch trở về mạch NAND loại DTL

III Cổng CMOS

DS1 DS2 Lối vào A Lối vào B Lối ra C Kết quả mô phỏng

Trang 17

0 0 0 0 1

- Trạng thái logic với cổng NAND – TTL và trạng thái logic của cổng CMOS

giống nhau

IV Bộ chuyển đổi mức TTL – CMOS & CMOS - TTL

1 4.2 V 44 mV 4.8 V 131.5 mV 136.2 mV

0 0.3 mV 4.81 V 82.4 mV 4.81 V 4.81 V

Trạng thái

Tiêu đề	Báo cáo thực tập điện tử số tuần 1
Tác giả	Đặng Thị Thu Uyên, Nguyễn Đình Quang Vinh, Nguyễn Thùy Linh
Người hướng dẫn	TS. Phạm Ngọc Thảo, ThS. Nguyễn Văn Cương
Trường học	Trường Đại học Công nghệ - Đại học Quốc gia Hà Nội
Chuyên ngành	Điện Tử
Thể loại	Báo cáo thực tập
Năm xuất bản	2023
Thành phố	Hà Nội

Định dạng
Số trang	17
Dung lượng	3,21 MB