Slide 1 CHƯƠNG 3 CÁC HỌ VI MẠCH LOGIC CƠ BẢN 3 1 Đặc điểm chung của các vi mạch logic Lối vào và lối ra của các vi mạch logic chỉ có hai mức điện áp VL và VH tương ứng với mức logic 0 và 1’ Các mạch l[.]
Trang 1CHƯƠNG 3: CÁC HỌ VI MẠCH LOGIC CƠ BẢN
3.1 Đặc điểm chung của các vi mạch logic
- Lối vào và lối ra của các vi mạch logic chỉ có hai mức điện áp VL và
VH tương ứng với mức logic 0 và 1’
- Các mạch logic phải được nuôi bằng nguồn nuôi có điện áp chuẩn
Trang 2CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.1 Đặc điểm chung của các vi mạch logic
- Các thông số cơ bản của vi mạch logic:
1 Trở kháng ra: thay đổi theo trạng thái đầu ra cao hay thấp
2 Hệ số mắc tải (Fan out): Cho biết lối ra có thể điều khiển đồng
thời được bao nhiêu lối vào song song của các mạch khác
3 Hệ số hợp lối vào (Fan in): Cho biết có thể mắc song song bao
nhiêu lối vào vẫn đảm bảo hợp thông số
4 Thời gian trễ: Thời gian trễ trên một cửa TD là thời gian từ lúc lối
vào nhận được tín hiệu đến lúc lối ra bắt đầu thay đổi trạng thái Thời gian trễ TD được xác định như hình (TD càng nhỏ tốc độ làm việc càng cao)
Trang 3CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.1 Đặc điểm chung của các vi mạch logic
- Các thông số cơ bản của vi mạch logic:
5 Nguồn nuôi: Nguồn nuôi cho các mạch logic phải là nguồn ổn áp
có điện áp ra đúng với điện áp nuôi quy định riêng cho từng họ mạch logic Khi lối vào, lối ra thay đổi trạng thái làm cho cường
độ dòng điện trong toàn mạch thay đổi đột ngột có thể làm rối loạn hoạt động của các mạch khác Để khắc phục hiện tượng này giữa chân nguồn và đất của các vi mạch người ta thường mắc thêm tụ lọc để loại bỏ nhiễu, các tụ này phải dùng tụ gốm có điện dung cỡ chừng 0,1 đến 1 µF
6 Công suất tiêu thụ đối với một cửa logic: Công suất càng lớn khi
mạch có nhiều điện trở có giá trị nhỏ và transistor làm việc ở chế
độ bão hòa Trog cùng một họ logic các sê-ri khác nhau công suất tiêu thụ trên một cửa cũng khác nhau
Trang 4CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.1 Đặc điểm chung của các vi mạch logic
- Các thông số cơ bản của vi mạch logic:
7 Mức độ chống tạp âm: Là biên độ tạp âm lớn nhất có thể vào
mạch mà không làm thay đổi trạng thái lối ra
8 Tần số xung nhịp cực đại: Khi các cửa logic dùng làm trigơ thì loại
cửa có TD nhỏ sẽ làm việc được với những xung nhịp tần số cao, tốc độ chuyển mạch nhanh
Trang 5CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.2 Họ logic RTL (Resistor-Transistor-Logic)
a) Mạch đảo (NOT)
- Các IC họ RTL được nuôi bằng nguồn VCC=+3,6V, điện áp vào và ra
của mạch chỉ có 2 mức, với họ logic RTL giá trị điện áp của các mức logic như sau:
- Điện áp ra của mạch phụ thuộc vào điện áp vào theo hàm logic
Trang 6CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.2 Họ logic RTL (Resistor-Transistor-Logic)
b) Mạch không hoặc (NOR)
- Hàm logic:
- Bảng chân lý: - Sơ đồ mạch
Trang 7CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.2 Họ logic RTL (Resistor-Transistor-Logic)
c) Mạch và (AND)
- Hàm logic:
- Bảng chân lý: - Sơ đồ mạch
Trang 8CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.2 Họ logic RTL (Resistor-Transistor-Logic)
c) Mạch và (AND)
Trang 9CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.3 Họ logic DTL (Diode-Transistor-Logic)
a) Mạch đảo (NOT)
- Hàm logic:
- Sơ đồ mạch:
- Bình thường nếu lối vào để hở mạch VB1 luôn ở mức cao (H) làm
cho T1 thông, T2 thông và y=L
Trang 10CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.3 Họ logic DTL (Diode-Transistor-Logic)
b) Mạch không và (NAND)
- Hàm logic:
- Bảng chân lý: -Sơ đồ mạch:
Từ sơ đồ mạch đảo nếu ta mắc song song 2 điôt
với 2 lối vào như hình ta có mạch NAND hai lối vào
Trang 11CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.3 Họ logic DTL (Diode-Transistor-Logic)
b) Mạch không và (NAND)
- Nếu ở lối vào ta mắc song song n điôt ta sẽ được mạch NAND n
lối vào theo hàm logic:
- Đặc điểm của họ logic DTL là tốc độ làm việc chậm (f<1 MHz).,
được dùng trong điện tử công nghiệp, điện tử y tế
- Ngày nay họ DTL không được sản xuất nữa, trong các thiết bị
điện tử có dùng loại vi mạch thuộc họ logic này nếu vi mạch bị hỏng cần thay thế ta có thể dùng các vi mạch logic họ TTL có chức năng tương tự
Trang 12CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
Vout L =0,2V ÷ 0,4V; Vin L < 0,8V, VinH ≥ 2V
a) Mạch đảo (NOT)
- Hàm logic:
- Nếu lối vào x ở mức H hoặc
hở mạch điện áp badơ của T1
- Khi T2 thông bão hòa, VB4 ở mức cao, T4 thông mạch và y ở mức
thấp, như vậy khi x=H thì y=L
- Nếu x ở mức thấp T2 cấm, T4 cấm, T3 thông và y ở mức cao
Trang 13CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
Vout L =0,2V ÷ 0,4V; Vin L < 0,8V, VinH ≥ 2V
b) Mạch không và (NAND)
- Hàm logic:
- Bảng chân lý - Sơ đồ mạch
Trang 14CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
b) Mạch không và (NAND)
- Cũng phân tích nguyên lý hoạt động của mạch tương tự như
mạch đảo ở trên ta có:
- Nếu x1=x2=H thì T2, T4 thông, T3 cấm và y=L
- Nếu x1 hoặc x2 hoặc cả hai lối vào đều ở mức L thì T2, T4 cấm, T3
thông nên y=H
- Ta thấy sơ đồ hoạt động theo đúng bảng chân lý ở trên
Trang 15CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
c) Mạch không hoặc (NOR)
- Hàm logic:
- Bảng chân lý - Sơ đồ mạch
Trang 16CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
c) Mạch không hoặc (NOR)
- Từ sơ đồ ta thấy mạch hai lối vào X1 và X2 có cấu trúc giống nhau
(giống mạch NOT) được ghép song song với nhau qua cặp transistor T3 và T4, chỉ khi cả hai lối vào ở mức điện áp thấp (L=0V) cả hai transistor T3 và T4 đều bị cấm, T5 thông, T6 cấm, lối
ra Y ở mức cao H (H > 2,2V)
- Mạch hoạt động tuân theo bảng chân lý
- Họ logic TTL có thể ghép nối với họ DTL được vì cùng giá trị nguồn
nuôi Vcc và cùng mức logic H và L
- Họ TTL hiện nay vẫn còn được sản xuất
Trang 17CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
c) Mạch không hoặc (NOR)
- Ký hiệu mạch logic họ TTL: SN 7400, SN 5400, DM 7400, DM 7402
- Các chữ cái đầu ký hiệu của từng hãng sản xuất
- Hai hoặc ba số sau chỉ chức năng logic: 02 mạch NOR (có 4 mạch
NOR 2 lối vào, VCC=+5V)
- SN 7400: 00 mạch NAND 2 lối vào (4 NAND, VCC=+5V)
- SN 7401: 01 mạch NAND 2 lối vào có lối ra là transistor để hở
mạch collector
- SN 7402: 02 mạch NOR hai lối vào
Trang 18CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
c) Mạch không hoặc (NOR)
- SN 74L00: chữ L chỉ công suất tiêu thụ thấp (low Power)
- SN 74H00: chữ H chỉ tốc độ cao, thời gian trễ nhỏ TD=6ns, tần số
làm việc cao f=50Hz, còn SN 7400 TD=10ns, f=20 MHz
- SN74S00: chữ S chỉ rõ trong mạch có dùng diode Shottky và
transistor Shottky, nên tốc độ chuyển mạch nhanh nhất và tần số làm việc cao như loại có chữ H
- SN 74LS00: công suất tiêu thụ nhỏ, có điốt shotttky
Trang 19CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
d) Hai loại mạch có tốc độ nhanh 74H và 74S thuộc họ TTL
- Một vi mạch có tốc độ nhanh là thời gian trễ Td<6 ns (tần số làm
việc > 50 MHz)
- Ta khảo sát vi mạch SN 74H00 là mạch NAND có tốc độ làm việc
cao, tần số cỡ 50 MHz
- Sơ đồ mạch
Trang 20CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
d) Hai loại mạch có tốc độ nhanh 74H và 74S thuộc họ TTL
- So sánh với sơ đồ mạch 7400 ta thấy các điện trở nhỏ đi làm công
suất tiêu thụ tăng
- Trong sơ đồ có thêm 2 điốt bảo vệ lối vào: lối vào không được âm
quá so với đất (chỉ được phép ≤ −0,6𝑉), khi mạch làm việc ở tần
số cao do quá trình quá độ xuất hiện các dao động Rơlắc, các dao động này được 2 điốt cắt đi
- Một cải tiến quan trọng nữa là ở lối ra của mạch có T3 và T4 mắc
theo kiểu tổ hợp Darlington, cho dòng ra rất lớn
- T3, T4 có thể coi như một transistor có Emitơ chính là Emitơ của
T4, dòng Emitơ của T4 rất lớn
Trang 21CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
d) Hai loại mạch có tốc độ nhanh 74H và 74S thuộc họ TTL
- Như vậy hệ số khuếch đại dòng là rất lớn, điện trở vào
của sơ đồ Darlington cũng lớn hơn của transistor thường, transistor thường có điện trở:
- Sơ đồ Darlington có điện trở vào là:
- Như vậy SN 74H00 có tầng khuếch đại ở lối ra có hệ số khuếch
đại rất cao và trở vào rất lớn, đây là ưu điểm lớn nhất của mạch
Trang 22CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
d) Hai loại mạch có tốc độ nhanh 74H và 74S thuộc họ TTL
- Vi mạch dùng điốt Shottky và transistor Shottky
- Transistor Shottky làm việc ở chế
độ không bão hòa, chuyển động
của hạt tải qua chuyển tiếp không
có hiện tượng tích tụ điện tích
không gian nên dòng dịch chuyển
có tác động rất nhanh, làm cho tần
số làm việc cao hơn hẳn
Trang 23CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
d) Hai loại mạch có tốc độ nhanh 74H và 74S thuộc họ TTL
- Trong điốt Shottky có lớp tiếp giáp giữa kim loại và bán dẫn loại n
(lớp tiếp giáp Shottky), điện tử trong bán dẫn n dễ dàng chuyển sang kim loại tại chỗ tiếp giáp kim loại bán dẫn, kim loại tích điện
âm, bán dẫn tích điện dương
- Điện thế tiếp giáp nhỏ nên điện áp mở của điốt Shottky cỡ
0,1÷0,3V Điện áp ngược cực đại của điốt Shottky cũng thấp so với điốt tách sóng thông thường
- Transistor Shottky gồm 1 transistor lưỡng cực thông thường có
thêm một điốt Shottky nối giữa cực B và cực C, nhờ đó mà chênh lệch điện áp giữa B và C không bao giờ vượt quá 0,5V nên transistor Shottky luôn hoạt động ở chế độ không bị bão hòa như các transistor thông thường
Trang 24CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Họ logic TTL (Transistor-Transistor-Logic)
d) Hai loại mạch có tốc độ nhanh 74H và 74S thuộc họ TTL
- Sơ đồ vi mạch SN 74S00 họ TTL trong đó dùng điốt Shottky và các
Transistor Shottky cho trong hình bên dưới
- Sơ đồ này cơ bản giống SN 74H00 nhưng các điốt và transistor
được thay bằng điôt và transistor Shottky
- Các điện trở dùng trong 74S00 cũng có giá trị nhỏ nên công suất
tiêu thụ của mạch cũng lớn như 74H00
- Trong thực tế, khi sử dụng người ta
thường chọn loại SN 74LS00 vì loại
này vừa có công suất tiêu thụ nhỏ
(L) và vừa có tần số cao (S)
Trang 25CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Các vi mạch logic dùng Transistor trường
a) Khái quát về transistor trường
- Transistor trường là một loại dụng cụ bán dẫn hoạt động dựa
trên hiệu ứng trường
- Dòng qua transistor trường là dòng các phần tử tải điện cơ bản
chạy qua kênh dẫn, kênh này được điều khiển bởi điện trường
- Có 2 loại transistor trường
+ JFET (Junction Field Effect Transistor): điều khiển hạt tải điện
qua kênh dẫn bằng tiếp giáp p-n hoặc bằng hàng rào Shottky + MOSFET (Metal Oxide Semiconductor Field Effect Transistor):
điều khiển hạt tải điện qua kênh dẫn bằng cửa cách điện
Trang 26CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Các vi mạch logic dùng Transistor trường
a) Khái quát về transistor trường
- Transistor trường có những đặc điểm đặc biệt sau:
+ Điện trở lối vào rất lớn rv≈ ∞ (≈ 1014Ω)
+ Khác với transistor lưỡng cực, dòng qua transistor trường
điều khiển bằng điện áp chứ không phải dòng điện + Dòng vào của transistor trường vô cùng nhỏ Iv≈ 0 (≈ 10pA) + Tạp âm nội rất nhỏ, nhỏ hơn nhiều so với transistor lưỡng
cực + Công suất tiêu tán trên transistor trường rất bé
Trang 27CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.4 Các vi mạch logic dùng Transistor trường
b) Cấu tạo và nguyên tắc hoạt động của JFET
Cấu tạo
- Cấu trúc, ký hiệu và cách mắc nguồn cung cấp cho JFET kênh n, p
- Cấu tạo từ một tấm bán dẫn loại n, có lớp tiếp giáp p-n tạo thành cửa điều khiển, đặt vào cửa điều khiển một điện áp phân cực ngược, điện thế cực cửa tăng sẽ làm thay đổi bề dầy của vùng điện tích không gian lớp tiếp giáp
N
Drain (D)
Source (S)
Source (S) Gate
(G)
Trang 28CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.5 Các vi mạch logic dùng Transistor trường
b) Cấu tạo và nguyên tắc hoạt động của JFET
Cấu tạo
- Tiết diện của kênh hẹp đi, điện trở kênh dẫn tăng, dòng diện qua kênh dẫn giảm bởi vì phần tử tải điện cơ bản của bán dẫn loại n ở cực S đi vào miền điện tích không gian của lớp tiếp giáp p-n sẽ trung hòa với lỗ trống
- Thay đổi điện áp đặt vào G có thể thay đổi dòng qua kênh dẫn, điện áp đặt vào cực cửa đóng vai trò điện áp điều khiển dòng điện qua T trường
- Dòng máng phụ thuộc vào điện áp giữa cực máng và cực nguồn
UDSvà phụ thuộc vào điện áp giữa cực điều khiển với cực nguồn:
𝐼𝐷 = 𝑓(𝑈𝐺𝑆, 𝑈𝐷𝑆)
Trang 29JFET kênh N khi chưa phân cực
N
Drain (D)
Source (S) Gate
(G)
Trang 30JFET kênh N khi đặt điện áp vào D và S, chân G
không kết nối
Drain (D)
Source (S)
Gate (G)
VDS
ID
`
Trang 31JFET kênh N phân cực
Drain (D)
Source (S)
Gate (G)
Trang 32JFET kênh N ở chế độ ngưng
Drain (D)
Source (S)
Gate (G)
Trang 33Đặc điểm hoạt động JFET
JFET kênh N có 3 chế độ hoạt động cơ bản khi VDS >0:
A VGS = 0, JFET hoạt động bão hòa, ID=Max
B VGS < 0, JFET hoạt động tuyến tính, ID↓
C VGS =-Vngắt, JFET ngưng hoạt động, ID=0
Trang 34CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.5 Các vi mạch logic dùng Transistor trường
b) Cấu tạo và nguyên tắc hoạt động của JFET
Các đặc trưng của JFET
- I D =f(U GS ): Dòng máng phụ thuộc vào điện áp giữa cực cửa và cực nguồn khi UDS=const
Trang 35CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.5 Các vi mạch logic dùng Transistor trường
b) Cấu tạo và nguyên tắc hoạt động của JFET
Các đặc trưng của JFET
- I D =f(U DS ): Dòng máng phụ thuộc vào điện áp giữa cực máng và cực nguồn ứng với các giá trị điện áp khác nhau của UGS=const
Trang 36CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.5 Các vi mạch logic dùng Transistor trường
b) Cấu tạo và nguyên tắc hoạt động của JFET
Các đặc trưng của JFET
- I G =f(U GS ): Đặc trưng dòng vào IG của JFET Khi điện áp VGS mắc theo chiều phân cực thuận (hình a), đặc trưng có dạng giống như đặc trưng của điốt chỉnh lưu, hình b ta thấy dòng IG ứng với điện áp
VGS ngược cực kz nhỏ, điều này có nghĩa là điện trở vào của JFET cực kz lớn Để JFET có thể khuếch đại được tín hiệu thì trong các
sơ đồ khuếch đại JFET phải đảm bảo cho cực cửa có điện áp phân cực ngược
Trang 37CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.5 Các vi mạch logic dùng Transistor trường
b) Cấu tạo và nguyên tắc hoạt động của MOSFET
Cấu tạo của MOSFET
- Điểm khác biệt về cấu trúc giữa JFET và MOSFET là cực cửa G của MOSFET bằng kim loại không tiếp giáp trực tiếp với bán dẫn, nó được cách điện hoàn toàn với chất bán dẫn nhờ một lớp điện môi
là ôxit bán dẫn MOSFET có 2 loại:
1 Loại có kênh cảm ứng
2 Loại có kênh tạo sẵn
Trang 38CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN
1 MOSFET loại có kênh cảm ứng
Cấu tạo
- Trên một đế bán dẫn Si loại p người ta tạo một lớp điện môi SiO2 cách điện bằng cách nung nóng ở nhiệt độ 10000C trong môi trường ôxy
- Bằng quang khắc, khuếch tán tạo ra 2 vùng bán dẫn loại n pha tạp mạnh (n+) tạo thành cực máng và cực nguồn
- Để tạo cực cửa người ta phủ lớp kim loại lên lớp oxit nằm giữa hai miền S và D, lối ra lấy trên điện cực kim loại này là cực cửa
- Như vậy giữa cực cửa và đế bán dẫn có một lớp điện môi rất mỏng là SiO2
