KHÁI QUÁT CHUNG VỀ IC PSOC

KHÁI QUÁT CHUNG VỀ IC PSOC

Khái quát chung về các IC họ PSoC

2.1 Kiến trúc cơ bản các IC họ PSoC

PSoC là một từ viết tắt của cụm từ tiếng anh Programmable system on chip,nghĩa là hệ thống khả trình trên một chíp Các chíp chế tạo theo công nghệ PSoC chophép thay đổi được cấu hình bằng cách gán chức năng cho các khối tài nguyên có sẵntrên chíp Hơn nữa nó có thể kết nối tương đối mềm dẻo các khối chức năng với nhauhoặc giữa các khối chức năng với các cổng vào ra Chính vì vậy mà PSoC có thểthay thế cho nhiều chức năng nền của một hệ thống cơ bản chỉ bằng một chíp đơn

Thành phần của chíp PSoC bao gồm: Các khối ngoại vi số và ngoại vi tương tự

có thể cấu hình được, một bộ vi xử lý 8 bit, bộ nhớ chương trình (EEROM) có thể lậptrình được và bộ nhớ Ram khá lớn

Để lập trình hệ thống, người sử dụng được cung cấp một phần mềm lập trình,

ví dụ như cho các chíp PSoC của Cypress người lập trình phải có phần mềm PSoCDesigner

Ngoài ra để cài được chương trình điều khiển vào chíp thì người lập trình phải

có một kit phát triển do hãng chế tạo chíp cung cấp (hoặc một bộ nạp)

Phần cứng thiết kế được xây dựng trên cơ sở hướng đối tượng với cấu trúcmodule hoá Mỗi một khối chức năng là một module mềm Việc lập cấu hình chochíp như thế nào là tuỳ thuộc vào người lập trình thông qua một thư viện chuẩn.Người lập trình thiết lập cấu hình trên chíp chỉ đơn giản bằng cách muốn chíp cóchức năng gì thì kéo chức năng đó và thả vào khối tài nguyên số hoặc tương tự, hoặc

cả hai tuỳ theo chức năng (phương pháp lập trình kéo thả) Việc thiết lập ngắt trênchân nào, loại ngắt là gì, chân vào ra hoạt động ở chế độ như thế nào đều phụ thuộcvào việc thiết lập của người lập trình khi thiết kế và lập trình cho PSoC

Với khả năng đặt cấu hình mạnh mẽ này, một thiết bị đo lường có thể được góigọn trên một chíp đơn duy nhất Chính vì lý do đó, hãng Cypress Microsystems đã

thống có thể lập trình trên một chip và họ hi vọng rằng, với khả năng đặt cấu hìnhmạnh mẽ, người sử dụng sẽ có được những thiết bị điều khiển, những thiết bị đó có

giá rẻ, kích thước nhỏ gọn, và sản phẩm PSoC của họ sẽ thay thế được các thiết bịdựa trên vi xử lý hoặc vi điều khiển đã có từ trước đến nay.

Chíp PSoC (CY8C26443) cung cấp:

2.1.1 Bộ vi xử lý với cấu trúc Harvard

- Tốc độ của bộ vi xử lý lên đến 24MHz;

- Lệnh nhân 8 bit x 8 bit, thanh ghi tích luỹ là 32 bit;

- Hoạt động ở tốc độ cao mà năng lượng tiêu hao ít;

- Dải điện áp hoạt động ở tốc độ cao từ 3,0 đến 5,25V;

- Điện áp hoạt động có thể giảm xuống 1V sử dụng chế độ kích điện áp;

2.1.2 Các khối ngoại vi có thể sử dụng độc lập hoặc kết hợp

- 12 khối ngoại vi tương tự được thiết lập để làm các nhiệm vụ:

+ Các bộ ADC lên tới 14 bit;

+ Các bộ DAC lên tới 9 bit;

+ Các bộ khuếch đại có thể lập trình được hệ số khuếch đại;

+ Các bộ lọc và các bộ so sánh có thể lập trình được

- 8 khối ngoại vi số có thể được thiết lập để làm nhiệm vụ:

+ Các bộ định thời đa chức năng, đếm sự kiện, đồng hồ thời gian thực;

bộ điều chế độ rộng xung có và không có dải an toàn ;

+ Các module kiểm tra lỗi (CRC module);

+ Hai bộ truyền thông nối tiếp không đồng bộ hai chiều;

+ Các bộ truyền thông SPI Master hoặc Slave có thể cấu hình được;

+ Có thể kết nối với tất cả các chân vào ra

Analog output drivers

Analog input

muxing

Clock to analog

Comparator outputs

Plash Program Memory OscillatorAnd PLL

SRAM

memory

MAC Multiply Accumlate M8C CPU

Core

Decimator Watchdog

Sleep Timer LVD/POR ControllerInterrupt

D B A 0 0 Array of Digital PSoC blocks

Internal system bus

D B A 0 1

D B A 0 2

D B A 0 3

D B A 0 4

D B A 0 5

D B A 0 6

D B A 0 7

A C A 0 2

A C A 0 3 A

S A 1 2

A S B 1 3

A S B 2 2

A S A 2 3

Array of Analog PSoC blocks

Hình 2.1 Sơ đồ khối cấu trúc của PSoC (CY8C26443)

2.1.3 Bộ nhớ linh hoạt trên chíp

- Không gian bộ nhớ chương trình Flash từ 4K đến 16K, phụ thuộc vào từng loại chíp với chu kỳ ghi xóa cho bộ nhớ là 50.000 lần;

- Không gian bộ nhớ RAM là 256byte;

- Chíp có thể lập trình thông qua chuẩn nối tiếp (ISP);

- Bộ nhớ Flash có thể được cung cấp từng phần;

- Chế độ bảo mật đa năng tin cậy;

- Có thể tạo được không gian bộ nhớ Flash trên chíp lên tới 2.304 byte 2.1.4 Có thể lập trình được cấu hình cho từng chân của chíp

- Các chân vào ra ba trạng thái sử dụng Trigger Schmit;

- Đầu ra logic có thể cung cấp dòng 25mA với điện trở treo cao hoặc thấp

bên trong;

- Thay đổi được ngắt trên từng chân;

- Đường ra tương tự có thể cung cấp dòng tới 40mA;

- Đường ra đa chức năng có thể từ 6 đến 44 tuỳ thuộc vào từng loại chíp

2.1.5 Xung nhịp của chíp có thể lập trình được

- Bộ tạo xung dao động 24/48MHz ở bên trong (độ chính xác là 2,5% không cần thiết bị ngoài);

- Có thể lựa chọn bộ dao động ngoài lên tới 24MHz;

- Bộ tạo dao động thạch anh 32,768KHz bên trong;

- Bộ tạo dao động tốc độ thấp bên trong sử dụng cho Watchdog và Sleep

2.1.6 Ngoại vi được thiết lập sẵn

- Bộ định thời Watchdog và Sleep phục vụ chế độ an toàn và chế độ nghỉ;

- Module phát hiện điện áp thấp được cấu hình bởi người sử dụng

2.1.7 Công cụ phát triển

- Bộ lập trình và bộ mô phỏng với đầy đủ tính năng;

- Mô phỏng tốc độ cao

2.2 Các thanh ghi

2.2.1 Các thanh ghi của CPU

Các họ chíp PSoC dựa trên bộ vi xử lý mạnh mẽ 8 bit với cấu trúc Harvard (cấutrúc Harvard là cấu trúc mà bus địa chỉ, bus dữ liệu và tín hiệu điều khiển bộ nhớchương trình và bộ nhớ dữ liệu độc lập nhau)

Nó gồm có 5 thanh ghi điều khiển hoạt động chính của CPU Những thanh ghinày bị tác động bởi những lệnh khác nhau Người sử dụng có thể truy cập trực tiếpvào các thanh ghi này thông qua không gian bộ nhớ các thanh ghi

ID [7;0] PC [15;0]

LEGENDM: Total number of Flash blocks in device

XIO: Register bank selection

IOR: Register Read

IOW: Register Write

Các thanh ghi của CPU được cho trong bảng sau:

Bảng 2.1 Các thanh ghi của CPU

- Thanh ghi của CPU

+ Thanh ghi chứa (Accumulator) là một thanh ghi đa mục đích, nó thường được sửdụng để lưu giữ kết quả của bất cứ một lệnh nào sử dụng chế độ địa chỉ nguồn

+ Thanh ghi chỉ số được dùng để lưu giữ giá trị Offset trong chế độ địa chỉ chỉ

số Tiêu biểu là nó được dùng để địa chỉ một khối dữ liệu bên trong không gian nhớ

dữ liệu

+ Thanh ghi con trỏ Stack (Stack Pointer) lưu giữ địa chỉ của đỉnh ngăn Stacktrong không gian dữ liệu Nó bị tác động bởi những lệnh như là PUSH, POP,LCALL, RETI và RET Nói chung là tất cả những lệnh có liên quan đến Stack củaphần mềm, nó cũng có thể ảnh hưởng bởi lệnh SWAP và lệnh ADD

+ Thanh ghi cờ (Flags) có ba bit trạng thái: Bit cờ không - Zero Flag bit [1];

bit cờ nhớ Carry Flag bit[2]; bit Supervisory State[3] Bít cho phép ngắt toàn cục Global Interrupt Enable bit[0] được dùng để cho phép hoặc cấm toàn bộ các ngắt Các

-cờ trên bị ảnh hưởng bởi lệnh toán học, những lệnh logic

- Định dạng của lệnh

+ Lệnh 1 byte

Lệnh 1 byte là lệnh không dùng địa chỉ hay dữ liệu như toán hạng Lệnh 1 byte

sử dụng một mã lệnh 8 bit ví dụ như RET, ASR, INC, DEC

Bảng 2.2 Dạng lệnh 1 byte

Byte 08-Bit Opcode

+ Lệnh 2 byte

Lệnh 2 byte là lệnh dùng duy nhất một toán hạng là dữ liệu hay địa chỉ Lệnh 2byte sử dụng byte đầu tiên để chứa mã lệnh, byte thứ hai để chứa dữ liệu hoặc địa chỉhoặc nó sử dụng 4 bit đầu cho mã lệnh và 12 bit sau cho địa chỉ

Bảng 2.3 Dạng lệnh 2 byte

+ Lệnh 3 byte

Lệnh loại này sử dụng 3 byte bởi vì nó được sử dụng để di chuyển dữ liệu giữahai địa chỉ trong không gian địa chỉ mà người sử dụng có thể truy nhập Hoặc nódùng để lưu giữ một giá trị địa chỉ tuyệt đối 16 bit trong các lệnh LCALL và LJMP

Bảng 2.4 Dạng lệnh 3 byte

Dẫy các sự kiện xẩy ra khi một ngắt được thi hành như sau:

- Khi một ngắt được kích hoạt, có thể là do một điều kiện ngắt được sinh ra (dotràn bộ đếm chẳng hạn) và trước đó thông báo ngắt cho phép bởi thanh ghi mặt nạche ngắt, hoặc có một ngắt đang chờ được xử lý và GIE (global Interrupt enable - chophép ngắt toàn cục) được đặt từ 0 sang 1 trong thanh ghi cờ của CPU

- Lệnh thi hành hiện thời kết thúc ở biên giới lệnh (biên giới lệnh là thời điểm

CPU chuyển từ lệnh này sang lệnh khác).

- Thủ tục ngắt bên trong được thực hiện, tiêu tốn 13 chu kỳ máy Trong khoảngthời gian này CPU thực hiện những công việc sau:

+ Lưu byte cao, byte thấp của bộ đếm chương trình (PCH và PCL) và thanhghi cờ (CPU_F) vào trong Stack theo thứ tự trên

+ Thanh ghi cờ được xóa trắng và từ đó bit GIE bị xóa về 0 và những ngắt mớisinh ra tạm thời bị cấm

+ Byte cao của bộ đếm chương trình (PC[15:8]) được xóa về 0

+ Vector ngắt được đọc từ bộ điều khiển vector ngắt và giá trị của nó được đặtvào trong byte thấp của bộ đếm chương trình trỏ vào địa chỉ thích hợp trong bảngvetor ngắt

Bảng 2.5 Bảng vector ngắt của CY8C26443

- Trình phục vụ ngắt được thi hành Lưu ý rằng tất cả các ngắt đều bị vô hiệu

hóa kể từ khi bit GIE = 0 Các ngắt khác có thể được mở lại trong trình phục vụ ngắtnếu cần thiết bằng cách đặt bit GIE =1.

- Khi phục vụ ngắt kết thúc với lệnh RETI thì thanh ghi cờ (CPU_F), byte thấp

và byte cao của bộ đến chương trình được lấy ra khỏi Stack theo đúng trình tự trên

Từ khi thanh ghi cờ (CPU_F) được khôi phục lại giá trị thì nó sẽ cho phép các ngắt(GIE =1)

- Chương trình sẽ bắt đầu thi hành ở lệnh kế tiếp, ngay sau khi lệnh được thực

hiện trước khi xẩy ra ngắt Tuy nhiên, nếu như có ngắt đang chờ được phục vụ thì nó

sẽ được thực hiện trước

2.2.3 thanh ghi của các cổng vào ra đa chức năng

Cổng vào ra đa chức năng cung cấp cho CPU một giao diện với bên ngoài.Chúng đòi hỏi một số lượng lớn thanh ghi cấu hình để hỗ trợ cho nhiều hoạt độngvào/ ra bao gồm cả số và tương tự

Các cổng vào đa chức năng đều có độ rộng là 8 bit/1cổng Mỗi một cổngvào/ra bao gồm 8 khối GPIO giống hệt nhau Mỗi một khối GPIO đều được kết nốivới bit có số thứ tự tương ứng trong địa chỉ và thanh ghi Bởi vậy, những thanh ghithực sự chỉ dành cho một cổng (bao gồm 8 khối GPIO) Trong đó thì vị trí của cácbit sẽ chỉ rõ là khối GPIO nào trong 8 khối được điều khiển với cổng vào ra

Mỗi một khối GPIO có thể được sử dụng cho những kiểu vào ra sau:

+ Vào ra số (Vào ra số điều khiển bởi phần mềm)

+ Vào ra toàn cục (Vào ra cho các khối PSoC số)

+ Vào ra tương tự (Vào ra cho các khối PSoC tương tự)

Mỗi một chân vào ra đều có vài chế độ hoạt động cũng như là khả năng tạongắt Trong khi tất cả chân đều được nối vào đường vào ra số, thì một vài chân lạikhông được kết nối với chức năng vào ra của khối tương tự hoặc bus toàn cục

- Vào ra số

Một trong những chức năng hoạt động cơ bản của cổng vào ra đa chức năng làcho phép CPU gửi thông tin ra ngoài chíp và lấy thông tin từ bên ngoài vào Điều này

được thực hiện nhờ thanh ghi dữ liệu cổng (Port Data Register- PRTxDR) Việc viết

dữ liệu vào thanh ghi PTRxDR sẽ lưu lại trạng thái dữ liệu, mỗi bit cho một chânGPIO Trong chế độ thường thì mỗi chân GPIO sẽ lập lại bit dữ liệu đó Nghĩa là khi

ta viết một giá trị vào trong thanh ghi dữ liệu PRTxDR thì ở đầu ra của cổng tươngứng sẽ có giá trị giống như trong thanh ghi dữ liệu Điện áp thực ở chân ra phụ thuộcvào chế độ hoạt động của chân tại bên ngoài được nối vào chân đó

CPU có thể đọc giá trị của một cổng bằng cách đọc giá trị của thanh ghiPRTxDR Khi CPU đọc giá trị của PRTxDR thì giá trị điện áp hiện thời của chân vào

ra sẽ được chuyển đổi sang giá trị logic và được trả về cho CPU Hoạt động này sẽđọc giá trị điện áp của chân vào ra chứ không phải là đọc về giá trị chốt của thanh ghiPRTxDR

- Vào ra toàn cục (Global IO)

vào ra toàn cục Tính năng vào ra toàn cục của mỗi cổng được mặc định ở trạng tháitắt Để sử dụng được tính năng này thì có 2 thông số cần phải thay đổi

Thứ nhất để cấu hình cho một chân GPIO hoạt động như là một đầu vào toàncục thì bit lựa chọn cổng toàn cục cần phải được set để yêu cầu GPIO sử dụng thanhghi PRTxGS

Thứ hai là chế độ hoạt động của GPIO cần phải đưa về trạng thái cao trở Đểcấu hình cho chân GPIO hoạt động như là một đầu ra toàn cục thì bit lựa chọn cổngtoàn cục cần phải được set lần nữa Nhưng trong trường hợp này thì chế độ hoạt độngcủa GPIO là bất kỳ trừ chế độ cao trở

- Vào ra tương tự

chân AOUT của khối Chân này được nối với khối thông qua một điện trở (khoảng

này

2.2.4 thanh ghi của các bộ tạo dao động

- Bộ tạo dao động chính bên trong

Đầu ra của bộ IM0 có 2 loại, một loại là SYSCLK có thể là nguồn xung nhịp24MHz ở bên trong hay nguồn xung nhịp bên ngoài, một loại là SYSCLK2x có tần sốxung nhịp gấp đôi SYSCLK Khi không có đầu vào chính xác cao từ bộ dao động

Không cần thêm một thành phần bên ngoài nào để đạt được mức độ chính xác này

Có một lựa chọn để chốt pha của bộ dao động bên trong này sang bộ dao độngthạch anh bên ngoài Vì thế việc lựa chọn thạch anh và độ chính xác của nó quyếtđịnh tính chính xác của bộ dao động ngoài Bộ dao động thạch anh bên ngoài cầnphải ổn định trước khi chốt tần số dao động của bộ dao động chính bên trong vàonguồn xung nhịp này

Bộ IMO có thể được khoá khi sử dụng nguồn xung nhịp bên ngoài Bởi vậy,mạch nhân đôi tần số (SYSCLK2x) có thể được ngắt để tiết kiệm năng lượng cho hệthống Lưu ý rằng khi sử dụng nguồn xung nhịp bên ngoài, nếu như SYSCLK2xđược cần đến thì IMO không thể bị khoá

- Bộ dao động tốc độ thấp nội tại

ngắt để đánh thức chế độ ngủ và reset lại đồng hồ Watchdog Bộ tạo dao động nàycũng được sử dụng như là một nguồn xung nhịp cho các khối số

Bộ ILO có thể hoạt động ở ba chế độ: Chế độ bình thường, chế độ nguồn giảmhoặc chế độ tắt (không sử dụng) Chế độ bình thường tiêu thụ nhiều năng lượng hơncho độ chính xác của tần số xung nhịp Chế độ nguồn giảm luôn luôn được dùng khichíp đang ở trạng thái nguồn giảm (nghỉ) và có thể được lựa chọn khi chíp đang hoạtđộng, nhưng nó sẽ phát ra một nguồn xung nhịp có độ chính xác kém hơn so với chế

độ bình thường

- Bộ tạo dao dộng thạch anh 32KHz (ECO)

Mạch tạo dao động thạch anh 32 KHZ cho phép người sử dụng thay thế bộ tạodao dộng bên trong (ILO) với một bộ tạo dao động bên ngoài với độ chính xác caohơn, giá thành thấp và năng lượng tiêu hao ít

Chân XTALIN và chân XTALOUT hỗ trợ kết nối với thạch anh 32,768 KHzthể hiện trên hình 2.3

Hình 2.3 Tạo bộ dao động ngoài

Các bước của vi chương trình cần phải thực hiện trong việc chuyển đổi giữa bộphát xung nhịp chậm nội tại sang bộ phát xung nhịp thạch anh 32 KHz như sau:

+ Tại thời điểm reset, chíp bắt đầu hoạt động và nó sử dụng bộ phát xung nhịpchậm nội tại

+ Lựa chọn khoảng thời gian nghỉ 1 giây như là khoảng thời gian để ổn định

bộ phát xung nhịp

+ Cho phép bộ phát xung nhịp thạch anh 32 KHz

+ Bộ phát xung nhịp thạch anh 32KHz trở thành nguồn xung nhịp được lựachọn tại thời điểm kết thúc một giây nói trên khoảng thời gian nghỉ cho phép bộ phátxung nhịp có thời gian để ổn định trước khi nó trở thành nguồn cung cấp xung nhịp

+ Ngắt sleep không được mở trong khi việc chuyển đổi đang diễn ra Reset lạiSleep Timer để đảm bảo khoảng thời gian nghỉ cần thiết (nếu như nó không giao tiếpvới bất kỳ một hệ thống thời gian thực nào) Lưu ý rằng bộ phát xung nhịp tốc độthấp vẫn tiếp tục chạy cho đến khi chuyển hẳn sang bộ phát xung nhịp ngoài nhờ vàongắt của Sleep Timer

+ Thông thường nên đợi hết một giây để bộ phát xung nhịp ổn định rồi mới

cho phép chế độ PLL chốt tần số bộ phát xung nhịp nội tại với tần số của bộ phátxung nhịp thạch anh 32KHz.

2.3 Hệ thống số

Hình 2.4 dưới đây mô tả cấu trúc cao nhất của hệ thống số trong PSoC

- Liên kết số toàn cục

Bảng 2.6 Sự sắp xếp bus toàn cục tới các cổng

đi từ CPU đến các chân của chíp Chúng được gọi là Global output Odd (GOO[7:0])

và Global output even (GOE [7:0]) Từ “Odd” và ”Even” trong phần tên của bus chỉ

ra rằng cổng nào của chíp có thể được kết nối với bus Những đường bus có tên

“Odd” được kết nối với tất cả các cổng được đánh số lẻ và những bus có tên “Even”được kết nối với tất cả các cổng được đánh số chẵn Lưu ý rằng từ Odd và Even trongtên bus ám chỉ các cổng chứ không phải là các chân

Digital system Digital PSoC Block Array

To Analog System Digital

Clocks

From Core

System BUS

Global Digital Interconnect

DB DB DB DB

DC DC

DC DC

Hình 2.4 Sơ đồ khối hệ thống số

Những ngoại vi được tạo bởi khối PSoC số.

- Các bộ định thời 8, 16, 24, 32 bit với các đặc điểm sau:

+ Độ rộng thanh ghi 8, 16, 24, 32 bit, sử dụng 1, 2, 3, 4 khối PSoC số theo thứ tự;

+ Xung nhịp nguồn lên tới 48 MHz;

+ Tự động nạp lại chu kỳ sau khi đếm xong;

+ Khả năng chụp (capture) lên tới 24 MHz;

+ Đầu ra đếm kết thúc có thể được sử dụng như đầu vào xung nhịp cho cácchức năng số và tương tự khác;

+ Lựa chọn chế độ ngắt khi đếm kết thúc, chụp hoặc là khi bộ đếm đạt một giátrị đặt trước

Các Module bộ định thời là các bộ đếm lùi với chu kỳ có thể lập trình được, cókhả năng chụp giữ Xung nhịp và các tín hiệu cho phép có thể được lựa chọn từnguồn ngoài hoặc từ xung nhịp hệ thống Sau khi đã khởi động, bộ định thời hoạtđộng liên tục và tự động tải chu kỳ từ thanh ghi chu kỳ mỗi khi đếm kết thúc Các sự

Interrupt Compare out Row bus

Terminal count out

Comparator

Period

Registor

Compare registor

Load TC

capture

count Data

4

Hình 2.5 S nguyên lý b nh th i ơđồ ộđị ờ

Analog PSoC Block Array Global Analog Interconnect

SC SC SC

SC

Analog system

Hình 2.6 Sơ đồ khối của hệ thống tương tự trong PSoC

kiện có thể chụp giữ giá trị đếm hiện thời của timer bằng cách xác nhận sườn xungcủa tín hiệu chụp giữ ở đầu vào Trong mỗi chu kỳ, bộ định thời sẽ so sánh giá trịđếm với giá trị đặt trong thanh ghi compare để kiểm tra điều kiện “ Less than ” hay

“Less than or Equal to ” Các ngắt có thể được sinh ra dựa trên tín hiệu đếm kết thúchoặc điều kiện so sánh

- Các bộ đếm 8, 16, 24, 32 bit với các đặc điểm sau:

+ Độ rộng thanh ghi đếm 8, 16, 24, 32 bit, tương ứng chiếm 1, 2, 3, 4 khốiPSoC số theo thứ tự;

+ Xung nhịp nguồn lên tới 48 MHz;

+ Tự động nạp lại chu kỳ sau khi đếm kết thúc;

+ Độ rộng xung có thể lập trình được;

+ Có đầu vào cho phép, không cho phép hoạt động đếm liên tục

Module bộ đếm 8, 16, 24 và 32 là những bộ đếm lùi có chu kỳ và độ rộng xung

có thể lập trình được Xung nhịp và các tín hiệu cho phép có thể được lựa chọn từ bộđịnh thời chuẩn của hệ thống hay nguồn ngoài Sau khi được khởi động, bộ đếm đượchoạt động liên tục và sẽ tải lại các giá trị bên trong của nó từ thanh ghi chu kỳ sau khiđạt đến giá trị đếm kết thúc Trong mỗi chu kỳ xung nhịp, bộ đếm sẽ so sánh giá trịđếm hiện thời với giá trị lưu giữ trong thanh ghi so sánh

Điều kiện so sánh là “ Less than ” hay “Less than or Equal to ” được kiểm traliên tục trong mỗi chu kỳ xung nhịp Đầu ra so sánh cung cấp mức logic có thể đượcdẫn tới các chân Hoặc các module khác Một ngắt có thể được bật lên khi bộ đếm đạtđến giá trị giới hạn hoặc khi đầu ra so sánh được xác định

2.4 Hệ thống tương tự

Hình 2.6 dưới đây cho thấy kiến trúc của hệ thống tương tự trong PSoC