1. Trang chủ
  2. » Luận Văn - Báo Cáo

DIGITAL SYSTEM LAB 5 HỆ THỐNG SỐ TN LAB 5

11 504 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Hệ Thống Số (TN) (CO1024) - Báo Cáo Lab 5
Tác giả Nguyễn Châu Hoài Phúc
Người hướng dẫn Nguyễn Thiên Ân
Trường học Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Chuyên ngành Hệ Thống Số
Thể loại Báo cáo laboratory
Năm xuất bản 2022
Thành phố TP. Hồ Chí Minh
Định dạng
Số trang 11
Dung lượng 570,89 KB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

Trường Đại học Bách khoa – Đại học Quốc gia TP HCM Khoa Khoa học và Kĩ thuật Máy tính ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA HỆ THỐNG SỐ (TN) (CO1024) BÁO CÁO LAB 5 GVHD NGUYỄ.

Trang 1

TRƯỜNG ĐẠI HỌC BÁCH KHOA

HỆ THỐNG SỐ (TN) (CO1024)

BÁO CÁO LAB 5

GVHD : NGUYỄN THIÊN ÂN SINH VIÊN : NGUYỄN CHÂU HOÀI PHÚC- 2212622 – LỚP L10

TP Hồ Chí Minh, ngày 17 tháng 11 năm 2022

Trang 2

Khoa Khoa học và Kĩ thuật Máy tính

MỤC LỤC

Câu hỏi 2.3.1 : 3

Câu hỏi 2.3.2 : 5

Câu hỏi 2.3.3 : 8

Câu hỏi 2.3.4 : 10

Trang 3

Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.1 :

Design, simulate, and implement a MOD-4 Synchronous Down Counter using D Flipflops

MOD 4 Synchronous Down Counter

 4<=2n -> n = 2 Nhưng do mạch có 2 flip-flop bị lỗi lặp nên cần thêm 1 flip-flop.

 Tổng flipflop sử dụng là 3.

1/ Bảng chân trị :

QC QB QA QC+1 QB+1 QA+1 DC DB DA

2/ K-maps :

a) DB :

QA

QCQB

DB = Q’BQA + QBQ’A

b) DA :

QA

QCQB

Bài làm

Trang 4

Khoa Khoa học và Kĩ thuật Máy tính

DA = Q’A

a) DC :

QA

QCQB

Giá trị OUTPUT của DC luôn bằng 0.

3/ Minh họa mạch trong Logisim

Trang 5

Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.2 :

Design, simulate and implement an 8-to-1 Multiplexer using IC 74151

8:1 MUX

- Có 8 INPUT và 1 OUTPUT

- Do có 8 INPUT (23) nên cần 3 Select lines.

1/ Bảng chân trị :

t C

(S2)

B (S1)

0

D 1

D 2

D 3

D 4

D 5

D 6

D 7

Y

Bài làm

Trang 6

Khoa Khoa học và Kĩ thuật Máy tính

2/ Minh họa mạch 8-to-1 Multiplexer

Trang 7

Khoa Khoa học và Kĩ thuật Máy tính

3/ Minh họa mạch trong Logisim có sử dụng IC74151.

Trang 8

Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.3 :

Design and simulate a 3-to-8 Decoder using IC 74138 in Logisim.

3:8 Decoder

- Có 3 INPUT và 8 OUTPUT.

- Việc lựa chọn 8 OUTPUT được thực hiện dựa trên 3 INPUT.

1/ Bảng chân trị :

 D0 = A’B’C’

D1= A’B’C

D2 = A’BC’

D3 = A’BC

D4 = AB’C’

D5= AB’C

D6 = ABC’

D7 = ABC

2/ Minh họa mạch 3:8 Decoder trong Logisim :

Bài làm

Trang 9

Khoa Khoa học và Kĩ thuật Máy tính

2/ Minh họa mạch 3:8 Decoder sử dụng IC 74138 trong Logisim :

Trang 10

Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.4 :

Design and simulate an 8-bit magnitude comparator using IC 7485 in Logisim

Minh họa mạch 8-bit magnitude comparator sử dụng 2 IC 7485 trong Logisim :

Bài làm

Trang 11

Khoa Khoa học và Kĩ thuật Máy tính

Minh họa 8-bit magnitude comparator sử dụng 2 IC 7485 trong Logisim :

Ngày đăng: 01/05/2023, 12:13

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w