BÁO cáo THIẾT kế VI MẠCH số

Mạch nguyên lý:Kết quả mô phỏng: 6 download by : skknchat@gmail.com... Mô phỏng đáp ứng Transient cho cổng NANDSơ đồ nguyên lý: Kết quả mô phỏng: 11 download by : skknchat@gmail.com... T

Trang 1

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN-ĐIỆN TỬ NĂM HỌC 2019 – 2020 -* -

BÁO CÁO

THIẾT KẾ VI MẠCH SỐ GVHD: Trần Hoàng Linh

Trang 2

Mục lục

BÀI 1: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NOT 3

1 Thiết kế sơ đồ nguyên lý 3

2 Thực hiện mô phỏng đáp ứng DC 4

3 Thực hiện mô phỏng transient 5

4 Layout cổng NOT 7

BÀI 2: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NAND-NOR 8

1 Thiết kế sơ đồ nguyên lý cổng NAND 8

2 Mô phỏng đáp ứng DC cổng NAND 9

3 Mô phỏng đáp ứng Transient cho cổng NAND 11

4 Thiết kế layout cổng NAND 12

5 Cổng NOR 13

6 Mô phỏng DC cổng NOR: 13

7 Mô phỏng transient cổng NOR 15

8 Thiết kế layout cổng NOR 16

Bài 3: Thực hiện cổng FLIP-FLOP và CHARACTERIZATION 17

1 Thiết kế sơ đồ nguyên lý 17

2 Kiểm tra đáp ứng TRANSIENT 18

Bài 4: SRAM 20

1 SRAM ở chế độ write 20

2 Sram ở read 22

Bài 5: TCAM 25

1 TCAM ở chế độ write 25

2 TCAM ở chế độ operation 27

2

download by : skknchat@gmail.com

Trang 3

BÀI 1: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NOT

1 Thiết kế sơ đồ nguyên lý

Bảng 3-1: Bảng sự thật cổng NOT Sơ đồ nguyên lý và ký hiệu cổng:

Hình 1-1: Sơ đồ cổng NOT

Hình 1-2: Ký hiệu cổng NOT

3

Trang 6

Mạch nguyên lý:

Kết quả mô phỏng:

6

Trang 7

Thông số Kết quả

Trise_propagation delay (90% - 50%) 4.184E-12 s

Tfall_propagation delay (10% - 50%) 4.184E-12 s

Trang 8

BÀI 2: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NAND-NOR

1 Thiết kế sơ đồ nguyên lý cổng NAND

Trang 10

Kết qủa mô phỏng:

Điện áp ngõ ra tại các Vin:

Vin 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1Vout 0.999 0.998 0.987 0.753 0.036 0.004 0.0004 0.00004 0.00002 0.00001

10

Trang 11

3 Mô phỏng đáp ứng Transient cho cổng NAND

Sơ đồ nguyên lý:

11

Trang 12

4 Thiết kế layout cổng NAND

Sơ đồ stick digram:

Layout:

12

Trang 14

Điện áp ngõ ra tại các Vin:

Vin 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1Vout 0.998 0.979 0.857 0.091 0.021 0.007 0.001 0.0001 0.00001 0.000001

14

Trang 15

7 Mô phỏng transient cổng NOR

Sơ đồ:

15

Trang 16

8 Thiết kế layout cổng NOR

Sơ đồ stick digram:

Layout:

16

Trang 17

Bài 3: Thực hiện cổng FLIP-FLOP và

Trang 18

2 Kiểm tra đáp ứng TRANSIENT

Mạch mô phỏng:

18

Trang 19

19

Trang 20

Trang 21

Kết quả mô phỏng sram writing:

21

Trang 22

2 Sram ở read

Sơ đồ mô phỏng:

Nguyên lý mô phỏng:dữ liệu của SRAM đã được lưu tại các nút noi_BL và noi_BLX,2

dữ liệu này luôn ngược dấu nhau Khi WL=1 bắt đầu chế độ read dữ liệu điện tại các nút lưu trữ sẽ được hiển thị tương ứng tại các dây BL,BLX.

22

Trang 23

Kết quả mô phỏng sram read:

23

Trang 24

Trang 26

26

Trang 28

Định dạng
Số trang	28
Dung lượng	1,54 MB