(TIỂU LUẬN) báo cáo THIẾT kế VI MẠCH số

Mô phỏng đáp ứng Transient cho cổng NAND .... Mô phỏng đáp ứng DC cổng NAND Thông số mạch: Sơ đồ nguyên lý:... Mô phỏng đáp ứng Transient cho cổng NAND Sơ đồ nguyên lý: Kết quả mô phỏng:

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN-ĐIỆN TỬ NĂM HỌC 2019 – 2020 -* -

BÁO CÁO

THIẾT KẾ VI MẠCH SỐ GVHD: Trần Hoàng Linh

Trợ giảng:Dương Quang Hổ

SVTH:Phùng Tuấn Hưng

Mục lục

BÀI 1: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NOT 3

1 Thiết kế sơ đồ nguyên lý 3

2 Thực hiện mô phỏng đáp ứng DC 4

3 Thực hiện mô phỏng transient 5

4 Layout cổng NOT 7

BÀI 2: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NAND-NOR 8

1 Thiết kế sơ đồ nguyên lý cổng NAND 8

2 Mô phỏng đáp ứng DC cổng NAND 9

3 Mô phỏng đáp ứng Transient cho cổng NAND 11

4 Thiết kế layout cổng NAND 12

5 Cổng NOR 13

6 Mô phỏng DC cổng NOR: 13

7 Mô phỏng transient cổng NOR 15

8 Thiết kế layout cổng NOR 16

Bài 3: Thực hiện cổng FLIP-FLOP và CHARACTERIZATION 17

1 Thiết kế sơ đồ nguyên lý 17

2 Kiểm tra đáp ứng TRANSIENT 18

Bài 4: SRAM 20

1 SRAM ở chế độ write 20

2 Sram ở read 22

Bài 5: TCAM 25

1 TCAM ở chế độ write 25

2 TCAM ở chế độ operation 27

BÀI 1: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NOT

1 Thiết kế sơ đồ nguyên lý

Mạch nguyên lý:

Kết quả mô phỏng:

Thông số Kết quả

Trise – Rising Time (20% - 80%) 3.253E-12 s

Tfall – Falling Time (80% - 20%) 3.253E-12 s

Trise – Rising Time (10% - 90%) 4.768E-12 s

Tfall – Falling Time (90% - 10%) 4.768E-12 s

Trise_propagation delay (90% - 50%) 4.184E-12 s

Tfall_propagation delay (10% - 50%) 4.184E-12 s

Tpropagation delay (50% - 50%) 1.282E-12 s

Switching Power

4 Layout cổng NOT

BÀI 2: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NAND-NOR

1 Thiết kế sơ đồ nguyên lý cổng NAND

2 Mô phỏng đáp ứng DC cổng NAND

Thông số mạch:

Sơ đồ nguyên lý:

Kết qủa mô phỏng:

Điện áp ngõ ra tại các Vin:

Vin 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 Vout 0.999 0.998 0.987 0.753 0.036 0.004 0.0004 0.00004 0.00002 0.00001

3 Mô phỏng đáp ứng Transient cho cổng NAND

Sơ đồ nguyên lý:

Kết quả mô phỏng:

4 Thiết kế layout cổng NAND

Sơ đồ stick digram:

Layout:

5 Cổng NOR

Sơ đồ nguyên lý:

6 Mô phỏng DC cổng NOR

Sơ đồ:

Kết quả mô phỏng:

Điện áp ngõ ra tại các Vin:

Vin 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 Vout 0.998 0.979 0.857 0.091 0.021 0.007 0.001 0.0001 0.00001 0.000001

7 Mô phỏng transient cổng NOR

Sơ đồ:

Kết quả mô phỏng:

8 Thiết kế layout cổng NOR

Sơ đồ stick digram:

Layout:

Bài 3: Thực hiện cổng FLIP-FLOP và

CHARACTERIZATION

1 Thiết kế sơ đồ nguyên lý

Bảng sự thật cổng DFF

Sơ đồ nguyên lý cổng:

2 Kiểm tra đáp ứng TRANSIENT

Mạch mô phỏng:

Kết quả mô phỏng:

Kết quả mô phỏng sram writing:

2 Sram ở read

Sơ đồ mô phỏng:

Nguyên lý mô phỏng:dữ liệu của SRAM đã được lưu tại các nút noi_BL và noi_BLX,2 dữ liệu này luôn ngược dấu nhau Khi WL=1 bắt đầu chế độ read dữ liệu điện tại các nút lưu trữ sẽ được hiển thị tương ứng tại các dây BL,BLX

Kết quả mô phỏng sram read:

Kết quả mô phỏng:

2 TCAM ở chế độ compare

Sơ đồ nguyên lý mô phỏng:

Kết quả mô phỏng: