TÀI LIỆU THỰC tập kỹ THUẬT số

2.Nối công tắc logic LS16 của bộ công tắc DATA SWITCHES của DTS-21N với chốt 15 của bộ chỉ thị LED đơn LOGIC INDICATORS.. Bảng D1-1 Công tắc LS16 Đèn LED Mức thế Ký hiệu trạng thái Ký hi

Trang 2

MỤC LỤC

MỤC LỤC 1

BÀI 1 : ĐỊNH NGHĨA CỔNG LOGIC 2

BÀI 2 : MÁY PHÁT XUNG DÙNG CỔNG LOGIC 8

BÀI 3: BỘ SO SÁNH SỐ 10

BÀI 4 : BỘ GIẢI MÃ - DECODER TRÊN CỔNG LOGIC 13

BÀI 5 : BỘ GIẢI MÃ – DECODER 3 -> 8 15

BÀI 6 : BỘ GIẢI MÃ 4 BIT BCD THÀNH 7 ĐƯỜNG ĐIỀU KHIỂN LOẠI VI MẠCH 17

BÀI 7 : BỘ MÃ HOÁ - ENCODER 19

BÀI 8 : BỘ SO SÁNH 4 BIT LOẠI VI MẠCH 22

BÀI 9 : BỘ ĐẾM 2 SỐ HẠNG VỚI CHỈ THỊ LED-7 ĐOẠN 25

BÀI 10 : BỘ HỢP KÊNH 4 BIT (2: 1) DÙNG VI MẠCH CHUYÊN DỤNG 27

BÀI 11 : BỘ HỢP KÊNH 1 BIT ( 8: 1) DÙNG VI MẠCH CHUYÊN DỤNG 30

BÀI 12 : BỘ PHÂN KÊNH 2 BIT ( 2 : 4 ) DÙNG VI MẠCH CHUYÊN DỤNG 32

BÀI 13: BỘ PHÂN KÊNH 8 BIT ( 1: 8 ) DÙNG VI MẠCH CHUYÊN DỤNG : 34

BÀI 14 : TRIGGER D (D-TYPE TRIGGER) 36

BÀI 15 : TRIGGER J-K (JK-TYPE TRIGGER) 38

BÀI 16 : BỘ GHI DỊCH (SHIFT REGISTER) 40

BÀI 17 : BỘ ĐẾM ĐÔI XÂY DỰNG TRÊN TRIGGER D 42

BÀI 18 : BỘ CHIA TẦN - ĐẾM VÒNG 45

BÀI 19 : ĐẶT TRƯỚC SỐ ĐẾM VÀO BỘ ĐẾM 47

BÀI 20 : BỘ ĐẾM MƯỜI (THẬP PHÂN) 49

BÀI 21 : BỘ ĐẾM THUẬN - NGƯỢC 51

BÀI 22 : BỘ ĐẾM NGƯỢC ( ĐẾM LÙI) 54

BÀI 23 : BỘ NHỚ CHỈ ĐỌC CÓ THỂ XOÁ - EPROM VÀ BỘ NHỚ RAM LOẠI VI MẠCH 56

BÀI 24 : BỘ CỘNG ĐẠI SỐ LOGIC 4 BIT 69

CỔNG LOGIC MODEL DE-201N

THIẾT BỊ SỬ DỤNG :

1.Thiết bị chính cho thực tập điện tử số DTS-21N

2.Đồng hồ đo

3.Khối thí nghiệm DE-201N, thực tập về cổng logic (Gắn lên thiết bị chính DTS-21N) 4.Phụ tùng : dây có chốt cắm hai đầu

Trang 1

Trang 3

CẤP NGUỒN VÀ NỐI DÂY

Khối DE-201N chứa 2 mảng sơ đồ (D1-1 và D1-2) với các chốt cấp nguồn riêng Khi sửdụng mảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó

Đất (GND) của các mảng sơ đồ đã được nối với trạm đất chung

Cần nối dây đất từ bộ nguồn DC POWER SUPPLY của thiết bị DTS-21N với chốtGND (đất) của khối DE-201N

Chú ý cắm đúng giá trị và phân cực của nguồn

BÀI 1 : ĐỊNH NGHĨA CỔNG LOGIC Nhiệm vụ :

- Tìm hiểu về bản chất mức logic và sự tồn tại vật lý của chúng

- Tìm hiểu thuật toán logic của các loại cổng logic phổ biến

Các bước thực hiện :

I.1.Yếu tố logic chứa 1 bit thông tin

1.Sử dụng dây có chốt cắm để nối mạch theo sơ đồ hình D1-0 :

LS16 +5V

Hình D1-0 Trạng thái logic và yếu tố logic đơn giản

2.Nối công tắc logic LS16 của bộ công tắc DATA SWITCHES của DTS-21N với chốt 15 của

bộ chỉ thị LED đơn (LOGIC INDICATORS) Gạt công tắc theo các vị trí ký hiệu “1” và

“0”, theo dõi và ghi lại trạng thái của các đèn LED tương ứng vào bảng D1-1

Bảng D1-1

Công tắc LS16 Đèn LED Mức thế Ký hiệu trạng thái Ký hiệu toán học

3.Sử dụng đồng hồ đo thế ở chốt 15 của bộ chỉ thị LED đơn (LOGIC INDICATORS)

4.Ghi giá trị thế đo vào bảng D1-1 theo trạng thái của công tắc LS16

5.Phát biểu định nghĩa về mức logic và yếu tố logic chứa 1 bit thông tin

 Định nghĩa về mức logic và yếu tố logic chứa 1 bit thông tin:

+ Mức logic là điện áp trên đầu vào và đầu ra trên cổng tương ứng với logic “1” và “0”

I.2.Các cổng logic

1.Cấp nguồn +5V cho mảng sơ đồ D1-1 :

- Sử dụng bộ chỉ thị logic (LOGIC INDICATORS) với các LED đơn để kiểm tra trạngthái logic của các cổng được chọn

Để khảo sát nguyên lý hoạt động của các cổng, cần tác động mức cao(H) : “1” (ví dụ, chập lênnguồn +5V) và mức thấp (L) : “0” (chập đất ) tới các lối vào của cổng để theo dõi phản ứnglối ra C của cổng được chọn Để tránh cho lối ra vi mạch có thể bị chập nguồn hoặc đất (làm

hư hỏng vi mạch), trong thí nghiệm sẽ sử dụng các công tắc logic DATA SWITCHES củaDTS-21N để tạo mức cao và thấp cho các lối vào cổng

2 Khảo sát nguyên lý hoạt động của cổng đảo (Inverter) :

Trang 2

15 16

1 0

Trang 4

Hình D1-1a Cổng logic đảo (Inverter)

2.1.Nối đầu ra C của cổng đảo IC1(hình D1-1a)với chốt 15 bộ chỉ thị logic - LOGIC

INDICATORS/ DTS-21N Dùng dây nối lối vào A của một cổng IC1 (ví dụ IC1/a) với côngtắc logic LS16 của DTS-21N Gạt công tắc logic từ 0 -> 1 và từ 1 -> 0, quan sát trạng tháitương ứng của LED chỉ thị : LED sáng - trạng thái lối ra IC1 là cao (1) , LED tắt - trạng tháilối ra IC1 là thấp (0)

Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-2

Bảng D1-2

2.2.Theo kết quả bảng chân lý D1-2, định nghĩa về cổng đảo Viết công thức đại số logic cho

cổng đảo Nhận xét trường hợp lối vào bỏ lửng tương ứng với trạng thái nào của lối vào?

 Nhận xét: trường hợp bỏ lửng lối vào IC1ja tương ứng với trạng thái “0” của lối vào A

và trạng thái “0” của lối ra C

 Định nghĩa về cổng đảo: Cổng đảo là cổng được thực hiện hàm phủ định trong đại số Boole

Công thức đại số logic cho cộng đảo: f=

3.Khảo sát nguyên lý hoạt động của cổng “VÀ” đảo có hai lối vào (2-Input NAND)

Hình D1-1b Cổng logic NAND

3.1.Nối đầu ra C của IC2d (hình D1-1b) với chốt 15 bộ chỉ thị logic - LOGIC INDICATORS/

DTS-21N Dùng dây nối các lối vào A & B của cổng IC2d với công tắc logic LS16, LS15 củamảng DATA SWITCHES / DTS-21N Gạt các công tắc logic từ 0 -> 1 và từ 1 -> 0 tươngứng với bảng D1-3, quan sát trạng thái tương ứng của LED chỉ thị : LED sáng - trạng thái lối

ra IC2d là cao (1) , LED tắt - trạng thái lối ra IC2d là thấp (0)

Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-3

Bảng D1-3

LS15 LS16 Lối vào A Lối vào B Lối ra C

Trang 3

160

15LS16

f174LS04

A B

C 16

15 LS16

LS15

1

1 O

Trang 5

1 1 1 1 0

3.2.Theo kết quả bảng chân lý D1-3, định nghĩa về cổng NAND Viết công thức đại số logic

cho cổng NAND Nhận xét về trạng thái lối ra khi một trong hai lối vào thấp (0), để kết luận cổng NAND có làm việc theo kiểu “HOẶC ĐẢO” (NOR) với mức logic 0 hay không?

 Định nghĩa về cổng NAND: là công dùng để thực hiện cùng một lúc 2 chức năng

là NOT và AND Cổng NAND có 2 hay nhiều ngõ vào và 1 ngõ ra

-Viết biểu thức logic cho cổng NAND: f =

- Nhận xét: Khi 1 trong 2 lối vào thấp “0” thì lối ra cao “1” Kết luận cổng NAND làm việc giống cổng NOR với mức logic thấp “0”

3.3.Bỏ lửng không nối chân B của IC2d, Chân A nối với công tắc logic LS16 Chân C nối với

chốt 15 bộ chỉ thị logic LOGIC INDICATORS/ DTS-21N Gạt tắt công tắc chuyển trạng thái

0 -> 1, 1 -> 0, theo dõi trạng thái ra So sánh với cổng đảo trong mục 2 Viết nhận xét cho trường hợp này

4.Khảo sát nguyên lý hoạt động của cổng “HOẶC” có hai lối vào (2-Input OR) : +5V 1 16 +5V Hình D1-1d Cổng logic OR 4 1.Nối đầu ra C của IC4d (hình D1-1d) với chốt 15 của bộ chỉ thị logic - LOGIC INDICATORS /DTS-21N Dùng dây nối các lối vào A & B của cổng IC4d với công tắc logic LS16, LS15 của mảng DATA SWITCHES / DTS-21N Gạt các công tắc logic từ 0 -> 1 và từ 1 > 0 tương ứng với bảng D15, quan sát trạng thái tương ứng của LED chỉ thị : LED sáng -trạng thái lối ra IC4d là cao (1) , LED tắt - -trạng thái lối ra IC4d là thấp (0) Ghi -trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-5

Trang 4

A B

C 15

LS16

LS15 1 O

O

12

74LS32

Trang 6

Bảng D1-5 LS16 LS15 Lối vào A Lối vào B Lối ra C 1 1 1 1 0 1 0 1 0 1 0 1 0 1 1 0 0 0 0 1 4.2 Theo kết quả bảng chân lý D1-5, định nghĩa về cổng OR Viết công thức đại số logic cho cổng OR Nhận xét về trạng thái lối ra khi cả hai lối vào thấp (0), để kết luận cổng OR có làm việc theo kiểu “VÀ “ (AND - với mức logic 0) hay không?

5.Khảo sát nguyên lý hoạt động của cổng “HOẶC - LOẠI TRỪ ” có hai lối vào (2-Input XOR) : 5.1.Nối đầu ra C của IC5d (hình D1-1e) với chốt 15 của bộ chỉ thị logic - LOGIC INDICATORS /DTS-21N Dùng dây nối các lối vào A & B của cổng IC5d với công tắc logic LS16, LS15 của mảng DATA SWITCHES/DTS-21N Gạt các công tắc logic từ 0 -> 1 và từ 1 > 0 tương ứng với bảng D16, quan sát trạng thái tương ứng của LED chỉ thị : LED sáng -trạng thái lối ra IC5d là cao (1) , LED tắt - -trạng thái lối ra IC5d là thấp (0) Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-6 1 16 Hình D1-1e Cổng logic XOR Bảng D1-6 LS16 LS15 Lối vào A Lối vào B Lối ra C 1 1 1 1 0 1 0 1 0 1 0 1 0 1 1 0 0 0 0 1 5.2.Theo kết quả bảng chân lý D1-6, định nghĩa về cổng XOR Viết công thức đại số logic cho cổng XOR

Trang 5

A B

C 15

LS16

LS15 1 O

O

+5V

V +5

12

74LS86

Trang 7

6.Dựa trên kết quả thí nghiệm với cổng có hai lối vào, lập bảng chân lý và viết biểu thức đại số logic cho các cổng sau : Cổng AND ( logic “VÀ” không đảo) 2 lối vào:

Cổng NAND với 4 lối vào:

A BOUT CD

Lối vào A Lối vào B Lối vào C Lối vào D Lối ra/ Out

Trang 6

A

Trang 8

1 0 1 1

Cổng OR với 3 lối vào: A B OUT C Lối vào A Lối vào B Lối vào C Lối ra/ Out 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 1 1 1 0 1

CỔNG LOGIC MỘT SỐ ỨNG DỤNG MODEL DE – 203N THIẾT BỊ SỬ DỤNG :

1 Thiết bị chính cho thực tập điện tử số DTS-21N

2 Dao động ký 2 tia

3 Khối thí nghiệm DE-203N cho bài thực tập về ứng dụng cổng logic (Gắn lên thiết bị

chính DTS-21N)

4 Phụ tùng : dây có chốt cắm hai đầu

Đặt khối thí nghiệm DE-303N lên thiết bị chính DTS-21N

Trang 7

Trang 9

Mạch DE-203N chứa 6 mảng sơ đồ D3-1, 2, 3, 4, 5, 6 với các chốt cấp nguồn riêng Khi sử dụng mảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó

Đất (GND) của các mảng sơ đồ đã được nối với trạm đất chung Cần nối dây đất từ bộnguồn DC POWER SUPPLY của thiết bị DTS-21N với chốt Đất (GND) của khối DE-203N

Chú ý cắm đúng giá trị và phân cực của nguồn

BÀI 2 : MÁY PHÁT XUNG DÙNG CỔNG LOGIC Nhiệm vụ :

Tìm hiểu nguyên tắc hoạt động của các máy phát xung đơn giản trên cổng logic TTL

1.Cấp nguồn +5V cho mảng sơ đồ D3-1

2.Máy phát đa hài : hình D3-1a

Hình D3-1a Máy phát xung đa hài dùng cổng logic TTL

2.1.Đặt thang đo thế lối vào của dao động ký ở 2V/cm

Đặt thời gian quét của dao động ký ở 1 ms/ cm

Chỉnh cho cả hai tia nằm giữa khoảng phần trên và phần dưới của màn dao động ký Sửdụng các nút chỉnh vị trí để dịch tia theo chiều X và Y về vị trí dễ quan sát

2.2.Nối kênh 1 dao động ký với lối ra OUT1 Sử dụng kênh 2 dao động ký để quan sát tín

hiệu tại các điểm IC1/4-5 , OUT2 và IC1/1-2 của sơ đồ D3-1a

Khi OUT1 có tín hiệu, sử dụng tín hiệu đồng bộ SYN nối với lối vào đồng bộ ngoại daođộng ký Đặt dao động ký ở chế độ đồng bộ ngoại (chú ý: sử dụng đồng bộ ngoại cho phépxác định phân cực xung theo mối liên quan thời gian của sơ đồ)

Vẽ dạng tín hiệu tại các điểm tương ứng theo giản đồ thời gian Đo chu kỳ xung T, tínhtần số phát f (=1/T) Ghi kết quả vào bảng 3-1

Trang 8

Trang 10

2.3.Nối J1, J2 Quan sát dạng tín hiệu như trên Đo chu kỳ xung T, tính tần số phát f (=1/T).

Ghi kết quả vào bảng 3-1

2.4.Nối J1, ngắt J2 Quan sát dạng tín hiệu như trên Đo chu kỳ xung T, tính tần số phát f

(=1/T) Ghi kết quả vào bảng 3-1

Trang 9

Trang 11

BÀI 3: BỘ SO SÁNH SỐ Nhiệm vụ :

Tìm hiểu sơ đồ so sánh số xây dựng trên cổng logic và ứng dụng Các

2 1.Nối mạch của sơ đồ D3-3 với các mạch của DTS-21N như sau :

* Lối vào (Input): nối với bộ công tắc DATA SWITCHES của DTS21N

-Nối lối vào A0 với công tắc logic LS9

- Nối lối vào A1 với công tắc logic LS7

- Nối lối vào A3 với công tắc logic LS2 - Nối lối vào B0 với công tắc logic LS8

- Nối lối vào B1 với công tắc logic LS6

* Lối ra OUT (ODD) : nối với chốt “0” / LED0 của bộ chỉ thị LOGIC INDICATORS củaDTS-21N

2.2.Đặt các công tắc LS1-LS4 và LS6-LS9 theo bảng D3-2

Xác định trạng thái lối ra OUT theo chỉ thị của LED :

LED sáng : OUT = 1, LED tắt : OUT = 0

Ghi kết quả vào bảng D3-2

Bảng D3-2

STT A3 A2 A1 A0

LS2 LS4 LS7 LS9

B3 B2 B1 B0 LS1 LS3 LS6 LS8

OUT

0 0 0 0 0 0 0 0 0 0

Trang 10

Trang 12

0 0 0 0 0 1 0 0 1

1 0 0 0 1 0 0 0 1 0

0 0 0 1 0 0 1 1 1

2 0 0 1 0 0 0 1 0 0

0 0 1 0 1 0 1 1 1

3 0 0 1 1 0 0 1 1 0

0 0 1 1 0 1 1 1 1

4 0 1 0 0 0 1 0 0 0

0 1 0 0 0 1 1 0 1

5 0 1 0 1 0 1 0 1 0

0 1 0 1 0 1 1 1 1

6 0 1 1 0 0 1 1 0 0

0 1 1 0 0 1 1 1 1

7 0 1 1 1 0 1 1 1 0

0 1 1 1 0 1 0 1 1

8 1 0 0 0 1 0 0 0 0

1 0 0 0 1 0 1 0 1

9 1 0 0 1 1 0 0 1 0

1 0 0 1 1 0 1 1 1

10 1 0 1 0 1 0 1 0 0

1 0 1 0 1 1 1 0 1

11 1 0 1 1 1 0 1 1 0

1 0 1 1 1 0 0 1 1

12 1 1 0 0 1 1 0 0 0

1 1 0 0 1 1 1 0 1

13 1 1 0 1 1 1 0 1 0

1 1 0 1 1 1 1 1 1

14 1 1 1 0 1 1 1 0 0

1 1 1 0 1 1 0 0 1

15 1 1 1 1 1 1 1 1 0

1 1 1 1 1 1 0 1 1

2.3.So sánh các mã lối vào của từng cặp A-B trong trường hợp LED sáng và tắt Nhận xét kết

quả

2.3.Trên cơ sở nguyên tắc hoạt động của cổng logic, giải thích nguyên lý hoạt động của sơ đồ D3-3

Trang 11

Trang 13

2.4.Phát biểu tóm tắt về nguyên tắc hoạt động của bộ so sánh số (hình D3-3)

Trang 12

Trang 14

BÀI 4 : BỘ GIẢI MÃ - DECODER TRÊN CỔNG LOGIC Nhiệm vụ :

Tìm hiểu nguyên tắc biến đổi mã cơ số 2 thành các đường điều khiển riêng biệt Các bước thực hiện :

2.Bộ giải mã 2 bit thành 4 đường, dùng cổng logic : Hình D3-6

Hình D3-6 Bộ giải mã - Decoder dùng vi mạch cổng

Chú ý : bộ giải mã có các đường điều khiển lối ra tác động ở mức cao (1)

2.1.Nối mạch theo sơ đồ hình D3-6 (IC1-IC3) với các mạch của DTS-21N như sau :

* Lối vào (Input) : nối với bộ công tắc DATA & DEBOUNCE SWITCHES của DTS-21N

- Nối lối vào A ( bit thấp) với công tắc logic LS7

- Nối lối vào B (bit cao) với công tắc logic LS8

- Nối lối vào E (cho phép) với chốt TTL / công tắc DS1

* Lối ra ( Output) nối với LED của bộ chỉ thị logic (LOGIC INDICATORS) của DTS21N

-Nối lối ra Y0 với LED0

- Nối lối ra Y1 với LED1

2.2.Đặt các công tắc logic LS7, LS8 và DS1 tương ứng với các trạng thái ghi trong bảng

Trang 15

2.4.Thiết kế bộ giải mã cho 2 bit -> 4 đường ra với lối ra tác động ở mức thấp Lập bảng chân lý

cho sơ đồ

Trang 14

Trang 16

CÁC SƠ ĐỒ LOGIC CƠ BẢN MODEL DE-204N THIẾT BỊ SỬ DỤNG :

2.Dao động ký 2 tia

3.Khối thí nghiệm DE-204N cho bài thực tập về các bộ giải mã và mã hoá

4.Phụ tùng : dây có chốt cắm hai đầu

Mạch DE-204N chứa 3 mảng sơ đồ D4-1,2,3 với các chốt cấp nguồn riêng Khi sử dụng mảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó

Đất (GND) của các mảng sơ đồ đã được nối với trạm đất chung Cần nối dây đất từ bộ nguồn DC POWER SUPPLY của thiết bị DTS-21N với chốt Đất (GND) của khối DE-204N

Chú ý cắm đúng phân cực của nguồn

BÀI 5 : BỘ GIẢI MÃ – DECODER 3 -> 8 Nhiệm vụ :

Tìm hiểu nguyên tắc biến đổi mã cơ số 2 thành các đường điều khiển riêng biệt Các bước thực hiện :

2.Bộ giải mã 3 bit thành 8 đường điều khiển loại vi mạch :

Chú ý : bộ giải mã cho ra đường điều khiển tác động ở mức thấp (0)

2.1.Nối mạch của sơ đồ hình D4-1 với các mạch của DTS-21N như sau :

* Lối vào (Input) : nối với bộ công tắc DATA & DEBOUNCE SWITCHES của DTS21N

- Nối lối vào A ( bit thấp nhất) với công tắc logic LS14

- Nối lối vào B với công tắc logic LS15

- Nối lối vào C (bit cao nhất) với công tắc logic LS16

- Nối lối vào G1 (cho phép) với chốt TTL / công tắc logic DS3

- Nối lối vào G2A (cho phép) với chốt TTL / công tắc logic DS1

- Nối lối vào G2B (cho phép) với chốt TTL / công tắc logic DS2

-Nối lối ra Y0 Y7 với các LED8 LED 15 tương ứng

Đặt các công tắc logic LS14, 15, 16 và DS1, 2, 3 tương ứng với các trạng thái ghi trong bảng D4-1 Theo dõi trạng thái đèn LED chỉ thị Đèn LED sáng, chứng tỏ mức ra là cao (1), đèn LED tắt - là mức thấp (0) Ghi kết quả vào bảng D4-1

2.3.Kết luận tóm tắt về bộ giải mã đã khảo sát

………

Trang 15

Trang 17

BÀI 6 : BỘ GIẢI MÃ 4 BIT BCD THÀNH 7 ĐƯỜNG ĐIỀU KHIỂN LOẠI VI MẠCH

Sơ đồ thí nghiệm cho trên hình D4-2 Các LED chỉ thị a g trên khối DE-204N được bố tríthành dạng các segment của số thập phân

Chú ý : bộ giải mã cho ra đường điều khiển tác động ở mức thấp (0)

Trang 16

Trang 18

DS1 DS2

Hình D4-2 Bộ giải mã BCD - 7 đoạn

1.Nối mạch của sơ đồ hình D4-2 với các mạch của DTS-21N như sau :

- Nối lối vào A ( bit thấp nhất) với công tắc logic LS13

- Nối lối vào B với công tắc logic LS14

- Nối lối vào C với công tắc logic LS15

- Nối lối vào D (bit cao nhất) với công tắc logic LS16

- Nối lối vào LAMPTEST (Kiểm tra đèn) với chốt TTL / công tắc DS1

- Nối lối vào RBI (lối vào điều khiển sáng) với chốt TTL / công tắc DS2 * Lối ra( Output):

- Các lối ra a g của IC1 đã nối với các LED/a- LED/g tương ứng, bố trí theo dạng các đoạn(Segment) của số thập phân Các LED được cấp nguồn theo các anode được nối qua diodD1/1N4007 lên nguồn +5V

- Nối lối ra RBO (báo giá trị mã zero) với LED8 của bộ chỉ thị logic (LOGICINDICATORS) của DTS-21N

2.Đặt các công tắc logic LS13, 14, 15, 16 và DS1, 2 tương ứng với các trạng thái ghi trong bảng

D4-2

Theo dõi trạng thái đèn LED/a- LED/g nếu tắt - mức ra là cao (1), còn nếu sáng - mức ra

là thấp (0) Ghi kết quả vào bảng D4-2

Ngược lại, đèn LED8 của DTS-21N khi sáng chỉ thị mức ra là cao, nếu tắt - mức ra làthấp

Bảng D4-2

Đ KHIỂN

Control

LỐI VÀO Input

LỐI RA Output DS1 DS2 LS

Trang 19

ES

T

* X : giá trị chọn tuỳ ý

3.Kết luận tóm tắt về bộ giải mã đã khảo sát khi so sánh giá trị thập phân của mã vào với chỉ số

chỉ thị hình thành trên bộ LED

………

BÀI 7 : BỘ MÃ HOÁ - ENCODER Nhiệm vụ :

Tìm hiểu nguyên tắc biến đổi mã từ số lớn các đường riêng thành mã có số đường nhỏ hơn

1.Bộ mã hoá 8 đường điều khiển thành 3 bit loại vi mạch : Hình D4-3 1.1.Cấp

nguồn +5V cho mảng sơ đồ D4-3

Trang 18

Trang 20

Hình D4-3 Bộ mã hoá 3 bit dùng vi mạch

Chú ý : bộ giải mã có các đường điều khiển lối ra tác động ở mức thấp (0)

1.2.Nối mạch của sơ đồ hình D4-3 với các mạch của DTS-21N như sau :

- Nối lối vào I0 với công tắc logic LS1

- Nối lối vào EI(cho phép lối vào) với công tắc logic DS1

- Nối lối ra A0 với LED0

- Nối lối ra GS với LED5

- Nối lối ra EO với LED6

1.3.Đặt các công tắc logic LS1-8 và DS1 tương ứng với các trạng thái ghi trong bảng D4-3.

Theo dõi trạng thái đèn LED chỉ thị Đèn LED sáng, chứng tỏ mức ra là cao (1), đènLED tắt - là mức thấp (0) Ghi kết quả vào bảng D4-3

Trang 21

EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO

* X: giá trị bất kỳ

1 4.Kết luận tóm tắt về bộ mã hoá đã khảo sát Nêu tính chất ưu tiên trong bộ mã hoá

………

2.Bộ mã hoá thập phân thành mã BCD loại cơ khí

2 1.Nối lối ra công tắc gẩy tròn TS1 (Thumbweel Switch) của DTS-21N với bộ LED chỉ

thị của DTS-21N như sau : - Chân 8 nối với LED3

- Chân 4 nối với LED2

* Nối chân chung COMM của công tắc gẩy tròn TS1 lên nguồn +5V

Gẩy lần lượt các số của công tắc từ 0 đến 9 Ghi trạng thái các LED tương ứng vào bảng

D4-4 Tính giá trị mã thập phân cho cho các lối ra chỉ thị

2.2.Nối các chốt lối ra của công tắc gẩy tròn TS1 (Thumbweel Switch) của DTS-21N với bộ

chỉ thị số Digital Display của DTS-21N như sau : 1 - 1., 2 -> 2, 4 -> 4, 8 -> 8 ( chú ý : Lối vào 1-2-4-8 lấy của 1 cột , ví dụ LED 1) Gẩy công tắc chọn số từ 0 đến 9, quan sát

số chỉ thị tương ứng trên LED 7 đoạn

Bảng D4-4

Công tắc gẩy

tròn

Lối ra 8 LED3

Lối ra 4 LED2

Lối ra 2 LED1

Lối ra 1 LED 0

Tính giá trị thập phân

1

2

3

4

5

Trang 20

Trang 23

CÁC SƠ ĐỒ LOGIC CƠ BẢN MODEL: DE-205N THIẾT BỊ SỬ DỤNG :

3.Khối thí nghiệm DE-205N cho bài thực tập về bộ so sánh số và sơ đồ đếm

Mạch DE-205N chứa 2 mảng sơ đồ D5-1,2 với các chốt cấp nguồn riêng Khi sử dụngmảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó

Đất (GND) của các mảng sơ đồ đã được nối với trạm đất chung Cần nối dây đất từ bộnguồn DC POWER SUPPLY của thiết bị DTS-21N với chốt Đất (GND) của khối DE-205N

Chú ý cắm đúng phân cực của nguồn

BÀI 8 : BỘ SO SÁNH 4 BIT LOẠI VI MẠCH Nhiệm vụ :

Tìm hiểu nguyên lý hoạt động của bộ so sánh 4 bit và khả năng ứng dụng Các

bước thực hiện :

1.Nối mạch của mảng sơ đồ D5-1 với các mạch của DTS-21N như sau (hình D5-1a):

* Lối vào (Input): nối với bộ công tắc DATA SWITCHES của

DTS-21N - Nối lối vào A0 với công tắc logic LS16 - Nối lối vào B0 với

* Lối ra ( Output) :nối với các LED của bộ chỉ thị LOGIC INDICATORS của DTS-21N

- Nối lối ra ALTBOUT ( A<B) với LED13

- Nối lối ra AEQBOUT ( A=B) với LED14

- Nối lối ra AGTBOUT ( A>B) với LED15

2.Đặt các công tắc LS9 LS16 theo bảng D5-1

Xác định trạng thái các lối ra OUT theo chỉ thị của LED :

LED sáng OUT = 1, LED tắt OUT = 0 Ghi

kết quả vào bảng D5-1

3.So sánh các mã lối vào trong trường hợp LED tương ứng sáng và tắt Kết luận tóm tắt về hoạt

động của bộ so sánh số

Trang 22

Trang 24

Trang 26

BÀI 9 : BỘ ĐẾM 2 SỐ HẠNG VỚI CHỈ THỊ LED-7 ĐOẠN Nhiệm vụ :

Tìm hiểu một ứng dụng của bộ giải mã để chỉ thị kết quả đếm thập phân Các

2.Nối mạch của sơ đồ hình D5-2 với các mạch của DTS-21N như sau : *Lối

vào (Input) : nối với bộ công tắc của DTS-21N

- Nối lối vào đếm CLK với công tắc xung PS1/ lối ra A/TTL

- Nối lối vào xoá CLR với công tắc xung (Pulser Switch) PS2/ lối ra B/TTL

- Nối lối vào LAMP TEST với chốt TTL / công tắc LS16

- Nối lối ra B1 với LED1

- Nối lối ra C1 với LED2

- Nối lối ra D1 với LED3

- Nối lối ra B2 với LED5

- Nối lối ra C2 với LED6

- Nối lối ra D2 với LED7

- Trên khối DE-205N đã nối sẵn LED 7 đoạn

Hình D5-2 Bộ đếm 2 số hạng với chỉ thị LED-7 đoạn

Trang 27

LỐI VÀO LỐI RA - MÃ BCD DỊCH

MÃ 2->10

CHỈ SỐ LED 7 ĐOẠN CLR CLK D2 C2 B2 A2 D1 C1 B1 A1 x10 x1

5.Dựa vào bảng kết quả, dịch bảng mã cơ số 2 sang cơ số 10 cho đèn LED (ứng với trạng thái

bộ đếm IC1-2 ) So sánh mã được dịch với số chỉ thị trên LED 7 đoạn

6.Ngắt lối vào đếm CLK khỏi công tắc xung (Pulser Switch) PS1/TTL và nối với lối ra

1Hz/TTL của máy phát xung chuẩn DTS-21N

Nhấn PS2/ CLR Quan sát sự làm việc của sơ đồ

7.Đặt công tắc LS16/ LTEST lần lượt ở 0 và 1, quan sát hiệu ứng xảy ra

8.Chân RBI của IC 4 (số hạng chục) đã được nối đất Nối RBO của IC4 với RBI của IC2 (số

hạng đơn vị) Cho mạch đếm xung như mục 6 ở trên Nhận xét tình trạng bộ đếm sau khi nối

bổ sung RBI và RBO giữa hàng chục và hàng đơn vị Nêu vai trò của RBI và RBO trong việclàm tắt số 0 không có nghĩa

CÁC SƠ ĐỒ LOGIC CƠ BẢN MODEL: DE-206N THIẾT BỊ SỬ DỤNG :

Trang 26

Trang 28

3.Khối thí nghiệm DE-206N cho bài thực tập về các bộ chuyển mạch hợp kênh và phân

kênh (Multiplexer & Demultiplexer)

Mạch DE-206N chứa 4 mảng sơ đồ D6-1, 2, 3, 4 với các chốt cấp nguồn riêng Khi sửdụng mảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó

Đất (GND) của các mảng sơ đồ đã được nối với trạm đất chung Cần nối dây đất từ bộ nguồn DC POWER SUPPLY của thiết bị DTS-21N với chốt Đất (GND) của khối

DE206N

Chú ý nối đúng nguồn và phân cực

BÀI 10 : BỘ HỢP KÊNH 4 BIT (2: 1) DÙNG VI MẠCH CHUYÊN DỤNG

1.1.Cấp nguồn +5V cho mảng sơ đồ D6-1

1 2.Nối mảng sơ đồ hình D6-1 với các mạch của DTS-21N như sau:

* Lối vào (Input) : nối với bộ công tắc DATA& DEBOUNCE SWITCHES của DTS21N

- Nối lối vào 1A với công tắc logic LS16

-Nối lối vào 1B với công tắc logic

LS15

LS13

LS11

-Nối lối vào 4B với công tắc logic LS9

- Nối lối vào G với chốt TTL / công tắc

DS1

- Nối lối vào S (chọn kênh) với chốt TTL /

công tắc DS2

* Lối ra ( Output): nối với các LED của bộ chỉ thị LOGIC INDICATORS của DTS-21N

- Nối lối ra 1Y với LED12

Trang 27

Trang 29

Hình D6-1 Bộ hợp kênh 4 bit (2:1) sử dụng vi mạch

1.3.Đặt các công tắc logic LS9-LS16, DS1, DS2 tương ứng với các trạng thái ghi trong bảng

D6-1 Theo dõi trạng thái đèn LED chỉ thị Đèn LED sáng, chứng tỏ mức ra là cao (1), đènLED tắt - là mức thấp (0) Ghi kết quả vào bảng D6-1, trong đó cột trạng thái ghi 0 hoặc 1theo chỉ thị của LED tương ứng

Trạng thái 1Y 2Y 3Y 4Y

Ký hiệu theo Lối vào (A/B)

1.5.Đặt thang đo thế lối vào của dao động ký ở 2V/cm

Đặt thời gian quét của dao động ký ở 0.1ms/ cm

Chỉnh cho cả hai tia nằm giữa khoảng phần trên và phần dưới của màn dao động ký

Sử dụng các nút chỉnh vị trí để dịch tia theo chiều X và Y về vị trí dễ quan sát

Trang 28

Trang 30

1.6.Sử dụng dao động ký và máy phát để dò kênh Nối máy phát xung lần lượt cho từng cặp lối

vào A,B và nối kênh 1 dao động ký với lối ra tương ứng theo sơ đồ :

1A Máy phát xung

kênh nào (A hay B), tương ứng với giá trị S , ghi kết quả vào

cột lối ra ký hiệu theo lối vào (A hoặc B) của bảng D6-2 1.7.Định nghĩa cho sơ đồ hợp kênh

4 bit , 2 lối vào / 1 lối ra

BÀI 11 : BỘ HỢP KÊNH 1 BIT ( 8: 1) DÙNG VI MẠCH CHUYÊN DỤNG

1.1 Cấp nguồn +5V cho mảng sơ đồ D6-2

Trang 29

1B A

2 B

2 A

3 B

3 4A 4B

Trang 31

Hình D6-2 Bộ hợp kênh 1 bit ( 8: 1) dùng vi mạch chuyên dụng

1.2.Nối mảng sơ đồ D6-2 với các mạch của DTS-21N như sau :

* Lối vào (Input) : nối với bộ công tắc DATA & DEBOUNCE SWITCHES của DTS21N:

- Nối lối vào EN với chốt TTL / DS1

- Nối lối vào A với chốt TTL / DS2

- Nối lối vào B với chốt TTL / DS3

- Nối lối vào C với chốt TTL / DS4

- Nối các công tắc logic LS1-LS8 với các lối vào D0-D7 tương ứng

* Lối ra (Output) : Nối các chốt Y và Y với LED0 và LED1 của bộ chỉ thị trên DTS-21N

1.3.Đặt các công tắc DS1-DS4 theo bảng D6-2: LS1=1, các LS2-LS8=0 Tại mỗi lần đặt, ghi

trạng thái lối ra Y theo đèn LED chỉ thị :

Trang 32

BÀI 12 : BỘ PHÂN KÊNH 2 BIT ( 2 : 4 ) DÙNG VI MẠCH CHUYÊN DỤNG

Hình D6-3 Bộ phân kênh 2 bit (2:4) dùng vi mạch

Trang 31

Trang 33

1.1.Cấp thế +5V cho mảng sơ đồ D6-3

1.2.Nối mảng sơ đồ hình D6-3 với các mạch của DTS-21N như sau :

* Lối vào (Input) : nối với bộ công tắc DATA SWITCHES của DTS-21N

- Nối lối vào 1G với LS1

- Nối lối vào 1C với LS2

- Nối lối vào A với LS4 - Nối lối vào B với LS5

- Nối lối vào 2G với LS7

- Nối lối vào 2C với LS8

* Nối các lối ra 1Y0 - 1Y3, 2Y0 - 2Y3 tương ứng với

LED0 - LED7

1.3 Đặt các công tắc LS1-LS8 theo bảng D6-3 Theo dõi trạng thái đèn LED chỉ thị Đèn

LED sáng, chứng tỏ mức ra là cao (1), đèn LED tắt - là mức thấp (0) Ghi kết quả vàobảng D6-3, trong đó cột trạng thái ghi 0 hoặc 1 theo chỉ thị của LED tương ứng Lưu ýlối ra tác động ứng với mức thấp (0)

Trang 35

BÀI 13: BỘ PHÂN KÊNH 8 BIT ( 1: 8 ) DÙNG VI MẠCH CHUYÊN DỤNG :

Vi mạch CD4051 là chuyển mạch tương tự, có thể sử dụng làm bộ hợp kênh hoặc phân kênh logic Trong thí nghiệm này sử dụng CD4051 như bộ phân kênh 8 bit

2.1.Cấp nguồn +5V cho mảng sơ đồ D6-4

2.2.Nối mảng sơ đồ hình D6-4 với các mạch của DTS-21N như sau :

* Lối vào (Input) : nối với bộ công tắc DATA SWITCHES của DTS-21N

- Nối lối vào A0 với LS1

- Nối lối vào A1 với LS2

- Nối lối vào A2 với LS3 - Nối lối vào Z với LS5

- Nối lối vào E với LS8

* Nối các lối ra Y0 - Y7 tương ứng với LED0 - LED7

Hình D6-4 Sơ đồ CD4051 như một bộ chuyển mạch phân kênh 1 : 8

2.3.Đặt các công tắc LS1-LS8 theo bảng D6-4 Theo dõi trạng thái đèn LED chỉ thị Đèn

LED sáng, chứng tỏ mức ra là cao (1), đèn LED tắt - là mức thấp (0) Ghi kết quả vào bảngD6-4, trong đó cột trạng thái ghi 0 hoặc 1 theo chỉ thị của LED tương ứng

Trang 34

Trang 37

CÁC SƠ ĐỒ TRIGGER VÀ BỘ GHI

MODEL: DE-208N THIẾT BỊ SỬ DỤNG :

3.Khối thí nghiệm DE-208N cho bài thực tập về các sơ đồ trigger và bộ ghi

Đặt khối thí nghiệm DE-208N lên thiết bị chính DTS021N

Khối DE-208N chứa 3 mảng sơ đồ D8-1, 2, 3 với các chốt cấp nguồn riêng Khi sửdụng mảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó Đất (GND) của các mảng sơ

đồ đã được nối với trạm đất chung:

Nối nguồn thế chuẩn +5V từ bộ nguồn DC POWER SUPPLY của thiết bị DTS-21N với

chốt +5V của mảng cần khảo sát của khối DE-208N

Nối đất (GND) của DTS-21N với chốt GND của khối DE-208N

Chú ý nối đúng nguồn và phân cực

BÀI 14 : TRIGGER D (D-TYPE TRIGGER) Nhiệm vụ :

Tìm hiểu hoạt động của trigger D Các

2.Nối mạch của mảng D8-1 (IC1) với các mạch của DTS-21N như sau (hình D8-1a):

Hình D8-1a Trigger D loại vi mạch

* Lối vào (Input) : nối với bộ công tắc DATA & PULSE SWITCHES của DTS-21N

- Nối lối vào xác lập S với công tắc logic LS15

- Nối lối vào xoá R với công tắc logic LS16

- Nối lối vào D với công tắc logic LS12

- Nối lối vào CK với công tắc xung PS1- Chốt A/ TTL

* Lối ra (Output) : nối với các LED của bộ chỉ thị logic (LOGIC INDICATORS) của thiết bịchính DTS-21N

- Nối lối ra Q với LED14

- Nối lối ra Q với LED15

3.Đặt các công tắc logic LS15-LS16 và LS12 tương ứng với các trạng thái ghi trong bảng

D8-1 Nhấn công tắc xung, theo dõi trạng thái đèn LED chỉ thị Đèn LED sáng, chứng tỏ mức

ra là cao (1), đèn LED tắt - là mức thấp (0) Ghi kết quả vào bảng D8-1

Trang 36

Trang 39

BÀI 15 : TRIGGER J-K (JK-TYPE TRIGGER) Nhiệm vụ :

Tìm hiểu nguyên tắc hoạt động của trigger J-K Các

2.Nối mạch của mảng D8-2 với các mạch của DTS-21N như sau (hình D8-2) :

0

* Lối vào (Input) : nối với bộ công tắc DATA & PULSER SWITCHES của DTS-21N

- Nối lối vào xoá R với công tắc logic LS1

- Nối lối vào xác lập S với công tắc logic LS2 - Nối lối vào J với công tắc logicLS3

- Nối lối vào K với công tắc logic LS4

- Nối lối vào CK với công tắc xung PS1 - Chốt A/ TTL

* Lối ra (Output) : nối với các LED của bộ chỉ thị logic (LOGIC INDICATORS) của thiết bịchính DTS-21N

- Nối lối ra Q với LED0

- Nối lối ra Q với LED1 3.Đặt các công tắc logic LS1-LS4 tương ứng với các trạng

thái ghi trong bảng D8-3

Nhấn công tắc xung PS1, theo dõi trạng thái đèn LED chỉ thị Đèn LED sáng, chứng tỏmức ra là cao (1), đèn LED tắt - là mức thấp (0) Ghi kết quả vào bảng D8-3

Lưu ý giá trị logic tác động ở lối vào K là đảo của giá trị K cho trong bảng 8-3

Định dạng
Số trang	78
Dung lượng	4,42 MB