Bài giảng Kiến trúc máy tính (Computer Architecture) Chương 2

Mạch dãy Nội dung của chương 2 cuu duong than cong... Chuyển đổi số nguyên thập phân sang nhị phânn Phương pháp 1: chia dần cho 2 rồi lấy phần dư n Phương pháp 2: Phân tích thành tổng

Trang 2

Nội dung học phần

Chương 1 Giới thiệu chung

Chương 2 Cơ bản về logic số

Chương 9 Các kiến trúc song song

cuu duong than cong com

Trang 3

2.1 Các hệ đếm cơ bản 2.2 Đại số Boole

2.3 Các cổng logic 2.4 Mạch tổ hợp 2.5 Mạch dãy

Nội dung của chương 2

Trang 4

n Hệ mười sáu (Hexadecimal System)

Trang 5

1 Hệ thập phân

n 00 000 = 0

n 99 999 = 10 n - 1

Trang 6

Dạng tổng quát của số thập phân

Giá trị của A được hiểu như sau:

m n

a

A

-

Trang 8

2 Hệ nhị phân

nhau:

n 00 000 = 0

n 11 111 = 2 n - 1

n Các lệnh của chương trình và dữ liệu trong

máy tính đều được mã hóa bằng số nhị phân cuu duong than cong com

Trang 10

Đơn vị dữ liệu và thông tin trong máy tính

n bit – chữ số nhị phân ( bi nary digi t ): là đơn vị thông tin nhỏ nhất, cho phép nhận một trong hai giá trị: 0 hoặc 1.

n byte là một tổ hợp 8 bit: có thể biểu diễn được 256 giá trị (2 8 )

n Qui ước các đơn vị dữ liệu:

n KB (Kilobyte) = 2 10 bytes = 1024 bytes

Trang 11

Qui ước mới về ký hiệu đơn vị dữ liệu

Theo thập phân Theo nhị phân Đơn vị Viết tắt Giá trị Đơn vị Viết tắt Giá trị kilobyte KB 10 3 kibibyte KiB 2 10 = 1024

megabyte MB 10 6 mebibyte MiB 2 20

gigabyte GB 10 9 gibibyte GiB 2 30

terabyte TB 10 12 tebibyte TiB 2 40

petabyte PB 10 15 pebibyte PiB 2 50

exabyte EB 10 18 exbibyte EiB 2 60

Trang 12

Dạng tổng quát của số nhị phân

Giá trị của A được tính như sau:

Trang 14

Chuyển đổi số nguyên thập phân sang nhị phân

n Phương pháp 1: chia dần cho 2 rồi lấy

phần dư

n Phương pháp 2: Phân tích thành tổng

của các số 2 i à nhanh hơn

Trang 15

Phương pháp chia dần cho 2

Trang 16

Phương pháp phân tích thành tổng của các 2 i

Trang 17

Chuyển đổi số lẻ thập phân sang nhị phân

Trang 18

Chuyển đổi số lẻ thập phân sang nhị phân (tiếp)

Trang 19

3 Hệ mười sáu (Hexa)

nhóm 4-bit sẽ được thay bằng một chữ số Hexa

Trang 20

Quan hệ giữa số nhị phân và số Hexa

Trang 21

2.2 Đại số Boole

n Đại số Boole sử dụng các biến logic và phép toán logic

n Biến logic có thể nhận giá trị 1 (TRUE) hoặc 0 (FALSE)

n Các phép toán logic cơ bản: AND , OR và NOT

n A AND B :

n A OR B :

n NOT A :

n Thứ tự ưu tiên: NOT > AND > OR

n Thêm các phép toán logic: NAND, NOR, XOR

Trang 22

Phép toán đại số Boole với hai biến

Trang 23

Các đồng nhất thức của đại số Boole

Trang 24

2.3 Các cổng logic (Logic Gates)

n Thực hiện các hàm logic:

n NOT, AND, OR, NAND, NOR, XOR

n Cổng logic một đầu vào:

n Cổng hai đầu vào:

n Cổng nhiều đầu vào

Trang 25

F ! AB

F ! A " B

A B F 0 0 1 1

0 0 0 1

0 1 0 1

A B F 0 0 1 1

0 1 1 1

0 1 0 1

A B F 0 0 1 1

1 1 1 0

0 1 0 1

A F 0 1

1 0

A

B

F ! A or

F ! A#

F ! AB

F ! A " B F

A B

F

A B

F F

A B

F

Trang 29

Một số vi mạch logic

1 2 3 4 5 6 7

14 13 12 11 10 9 8 GND

VDD 1A

1B 1Y 2A 2B 2Y

4B 4A 4Y 3B 3A 3Y

7400 NAND

1 2 3 4 5 6 7

14 13 12 11 10 9 8 GND

VDD 1Y

1A 1B 2Y 2A 2B

4Y 4B 4A 3Y 3B 3A

7402 NOR

1 2 3 4 5 6 7

14 13 12 11 10 9 8 GND

VDD 1A

1Y 2A 2Y 3A 3Y

6A 6Y 5A 5Y 4A 4Y

7404 NOT

1 2 3 4 5 6

14 13 12 11 10 9

VDD 1A

1B 2A 2B 2C

1C 1Y 3C 3B

1 2 3 4 5 6

14 13 12 11 10 9

VDD 1A

1B 1Y 2A 2B

4B 4A 4Y 3B

1 2 3 4 5 6

14 13 12 11 10 9

VDD 1A

1B 1Y 2A 2B

4B 4A 4Y 3B

Trang 30

2.4 Mạch tổ hợp

n Các đầu vào (Inputs)

n Các đầu ra (Outputs)

n Đặc tả chức năng (Functional specification)

n Đặc tả thời gian (Timing specification)

n Mạch tổ hợp (Combinational Circuits)

n Mạch không nhớ

n Đầu ra được xác định bởi các giá trị hiện tại của đầu vào

n Mạch dãy (Sequential Circuits)

n Mạch có nhớ

n Đầu ra được xác định bởi các giá trị trước đó và giá trị hiện tại

Trang 31

Mạch tổ hợp

phụ thuộc đầu vào ở thời điểm hiện tại

Trang 32

Ví dụ

C AB BC

A C

B A

Đầu vào Đầu ra

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 1 1 0 0 1 0

F

Trang 33

Bộ chọn kênh (Multiplexer - MUX)

dữ liệu nào (D) sẽ được nối với đầu ra (F)

Trang 34

Bộ chọn kênh 4 đầu vào

F

F = D0 • S2 • S1+ D1• S2 • S1+ D2 • S2 • S1+ D3• S2 • S1

Đầu vào chọn Đầu ra S2 S1 F 0

0 1 1

0 1 0 1

D0 D1 D2 D3

MUX

Trang 35

Bộ giải mã (Decoder)

n N đầu vào, 2 N đầu ra

n Với một tổ hợp của N đầu vào, chỉ có một đầu ra tích cực (khác với các đầu ra còn lại)

n Ví dụ: Bộ giải mã 2 ra 4

2:4 Decoder

Trang 36

Thực hiện bộ giải mã 3 ra 8

A

D0000

D1001

D2010

D3011

D4100

D5101

D6110

Trang 37

Bộ cộng

n Bộ cộng bán phần 1-bit (Half-adder)

n Bộ cộng toàn phần 1-bit (Full-adder)

Trang 38

B A

Trang 39

A B

C

A B

C

A B

B A

Sum S

1-bit Full Adder

Trang 40

Figure 11.21 Construction of a 32-Bit Adder Using 8-Bit Adders

Trang 41

2.5 Mạch dãy

thuộc giá trị đầu vào ở thời điểm hiện tại và đầu vào ở thời điểm quá khứ

tử nhớ (Latch, Flip-Flop) và có thể kết hợp với các cổng logic

Trang 42

Q n

Q n !1

1 0 –

0 1 1

1 1

Trang 44

Thanh ghi 8-bit song song

Trang 45

Thanh ghi dịch 5-bit

D Clk

Clock

Trang 47

Hết chương 2

Định dạng
Số trang	47
Dung lượng	487,2 KB