Khoa Khoa CNTT CNTT Bo Bo ä ä môn môn Kỹ Kỹ thua thua ä ä t t Ma Ma ù ù y y t t í í nh nh Phạm Tường Hải Đoàn Minh Vững Phan Đình Thế Duy Logic Design 1 - Chapter 3 2 T T à à i i li li ệ ệ u u tham tham kh kh ả ả o o ) “Digital Logic Design Principles”, N. Balabanian & B. Carlson – John Wiley & Sons Inc., 2004 ) “Digital Design”, 3 rd Edition, J.F. Wakerly, Prentice Hall, 2001 ) “Digital Systems”, 5 th Edition, R.J. Tocci, Prentice Hall, 1991 Logic Design 1 - Chapter 3 3 Chương Chương 3. 3. Logic Design 1 - Chapter 3 4 Danh Danh s s á á ch ch Minterm Minterm & & Maxterm Maxterm Decimal Code x y z f Minterm (m) Maxterm (M) 0 1 2 3 4 5 6 7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 1 1 0 1 0 x’y’z’ x’y’z x’yz’ x’yz xy’z’ xy’z xyz’ xyz x + y + z x + y + z’ x + y’ + z x + y’ + z’ x’ + y + z x’ + y + z’ x’ + y’ + z x’ + y’ + z’ Logic Design 1 - Chapter 3 5 B B ì ì a a lu lu ậ ậ n n lý lý 00 01 11 10 00 0000 0001 0011 0010 01 0100 0101 0111 0110 11 1100 1101 1111 1110 10 1000 1001 1011 1010 01 0 00 01 1 10 11 01 00 000 001 01 010 011 11 110 111 10 100 101 B CB A A BA DC Logic Design 1 - Chapter 3 6 B B ì ì a a lu lu ậ ậ n n lý lý … … 00 01 11 10 00 1 001 01 1100 11 0001 10 110 1 BA DC 00 01 11 10 00 0 110 01 0011 11 1110 10 001 0 BA DC f(A,B,C,D) = ∑(0,2,3,4,8,9,10,14) = m 0 + m 2 + m 3 + m 4 + m 8 + m 9 + m 10 + m 14 f(A,B,C,D) = ∏(0,2,3,4,8,9,10,14) = M 0 . M 2 . M 3 . M 4 . M 8 . M 9 . M 10 . M 14 Logic Design 1 - Chapter 3 7 T T ố ố i i thi thi ể ể u u c c á á c c h h à à m m chuy chuy ể ể n n m m ạ ạ ch ch ) Biểuthứctốigiảnvàbiểuthứctốithiểu ) Prime implicant ) Biểuthứctốithiểudạng s-o-p ) Biểuthứctốithiểudạng p-o-s ) Hiệnthựctheo2 lớp Logic Design 1 - Chapter 3 8 Hi Hi ệ ệ n n th th ự ự c c theo theo 2 2 l l ớ ớ p p ) Việchiệnthực các biểuthức luận lý thông qua các cổng luận lý là hoàn toàn khả thi ) HiệnthựctheoAND-OR •Phùhợpvới các biểuthức dạng s-o-p f(A,B,C,D) = D’ B’ A’ + D’ C’ B + D C’ B’ + D B A’ 00 01 11 10 00 111 01 1 11 1 1 10 11 DC BA •Tốithiểu hóa hàm sau f(A,B,C,D) = ∑(0,2,3,4,8,9,10,14) Kếtquả: D C B A f Logic Design 1 - Chapter 3 9 Hi Hi ệ ệ n n th th ự ự c c theo theo 2 2 l l ớ ớ p p . . f(x,y,z,w) = (w + z’) (x + y + z) (w’ + x’ + y’ + z) • Xét biểuthức: ) HiệnthựctheoNAND •Tậpphổ biến{NAND} •Chỉ cần1 loạicổng luậnlý ) HiệnthựctheoOR-AND •Tậpphổ biến{NOT, AND, OR} •Phùhợpvới các biểuthức dạng p-o-s w z’ x y x’ y’ w’ f z D C B A f Logic Design 1 - Chapter 3 10 Hi Hi ệ ệ n n th th ự ự c c c c á á c c bi bi ể ể u u th th ứ ứ c c lu lu ậ ậ n n lý lý ) Có thể biểudiễn 1 hàm chuyểnmạch bằng nhiềubiểu thứcluận lý khác nhau, có biểuthức đơngiản, có biểu thứcphứctạp ) Có nhiều các khác nhau để thựchiện(mạch số) cùng 1 hàm chuyểnmạch ) Đánh giá mộtmạch số bởi nhiềuchỉ tiêu khác nhau • Giá thành/công suấttiêutốn Ö tỉ lệ vớisố lượng các cổng luậnlý •Diện tích dành cho các đường kếtnốigiữa ngõ vào và ngõ ra củacáccổng luậnlý •Số lượng kếtnối Ö fan-in Ö thờigiantrễ ) Xét hàm chuyểnmạch: f(w,x,y,z) = (y + z) (w x + w’ x’) [...] .. . bit ? y1 x0 x1 G E y0 y1 L x0 y0 E0 x1 y1 E1 x1 E G E1 x0 y0 x1 Mạch so sánh 4 bit ? Logic Design 1 - Chapter 3 y1 L E1 y0 x0 18 Bài tập Problem 3. 1 Problem 3. 2 Problem 3. 5 Problem 3. 6 Problem 3. 7 Problem 3. 1 4 Problem 3. 1 6 Thầy Phan Đình Thế Duy duypdt@cse.hcmut.edu.vn Logic Design 1 - Chapter 3 19 .. . bìa luận lý: × • Có thể gán trị hàm cho các tổ hợp tùy định là 0 hay là 1 theo hướng dễ tối thiểu hóa hàm chuyển mạch Logic Design 1 - Chapter 3 15 Hàm đặc tả không đầy đủ … Cho hàm đặc tả không đầy đủ sau: f(w,x,y,z) = ∑ (0, 3, 7, 8, 11, 13, 15) + ∑ d(2, 9) Xây dựng bìa Karnaugh (bìa luận lý) xw 00 01 11 10 Tối thiểu hóa hàm f(w,x,y,z) = y’ x’ w’ + z w + x w 00 zy 01 11 10 Logic Design 1 - Chapter 3. . . Trong thực tế, các mạch số thường có nhiều ngõ ra phụ thuộc vào cùng một tập hợp các ngõ vào • Xử lý mỗi ngõ ra như 1 hàm chuyển mạch độc lập • Lưu ý tái sử dụng các phần mạch giống nhau giữa các hàm Thí dụ • Thiết kế mạch với 2 ngõ ra f1 và f2 cho dưới đây f1(a,b,c) = ∑ (0, 1, 3) Logic Design 1 - Chapter 3 và f2(a,b,c) = ∑ (0, 1, 5) 17 Thí dụ Mạch so sánh 1 bit ? G E L x y Mạch so sánh 2 bit ? y1 x 0.. .Hiện thực các biểu thức luận lý … Trường hợp (a) Trường hợp (b) f(w,x,y,z) = (y + z) (w x + w’ x’) f (w,x,y,z) = (y + z) (w x + w’ x’) = y (w x + w’ x’) + z (w x + w’ x’) w x w’ x’ y w x f y f w’ x’ z z Logic Design 1 - Chapter 3 11 Hiện thực các biểu thức luận lý … Trường hợp (c) Trường hợp (d) f(w,x,y,z) = (y + z) (w x + w’ x’) = w x (y + z ).. . m6 + m10 + m 13 + m4 Trường hợp (f) f(w,x,y,z) = (y + z) (w x + w’ x’) = (y + z) (w w’ + w x + w’ x’ + x x’) = (y + z) ( w’ (w + x’) + x (w’+ x’) ) = (y + z) (w’ + x) (w + x’) Kết luận ? Logic Design 1 - Chapter 3 y z w’ x f w x’ 13 Giản đồ thời gian Các phương pháp biểu diễn đã học chỉ có thể biểu diễn trạng thái tĩnh của mạch số Vẽ ra dạng tín hiệu như 1 hàm của thời gian giản đồ thời gian (timing waveform ).. . f(w,x,y,z) = (y + z) (w x + w’ x’) f w’ x’ y w x z f w’ x’ z Logic Design 1 - Chapter 3 12 Hiện thực các biểu thức luận lý … Trường hợp (e) f(w,x,y,z) = (y + z) (w x + w’ x’) = w x y + w’ x’ y + w x z + w’ x’ z = w z y x + w z’ y x + w’ z y x’ + w z’ y x’ + w z y x + w z y’ x + w’ z y x’ + w’ z y’ x’ = m15 + m11 + m6 + m10 + m 13 + m4 Trường hợp (f) f(w,x,y,z) = (y + z) (w x + w’ x’) = (y + z) (w w’ + w x .. . Tín hiệu khi đi qua cổng phải chịu 1 thời gian trễ nhất định sự không đồng nhất về thời gian trễ của các cổng có thể sinh ra các lỗi thời gian (timing hazard): các gai (glitch) Logic Design 1 - Chapter 3 Giản đồ thời gian của cổng AND Khi thời gian trễ của tín hiệu không đồng nhất 14 Hàm đặc tả không đầy đủ Có những hàm trong đó một vài tổ hợp của các biến sẽ không bao giờ được xảy ra • Đối với những